Методическое пособие по ВТ (стр. 1 из 3)
1.Математические модели.
2.Расчёт надёжности внешнего устройства.
3.Осуществлениеить распределения задач между ЭВМ, обеспечивающее оптимальную нагрузку ЭВМ, входящих в состав ВЦ.
4.Разработка модели для имитации производственной деятельности ВЦ при планово-предупредительном обслуживании эксплуатируемого парка ЭВМ. По полученной модели оценивается распределение случайной переменной "число машин, находящихся на внеплановом ремонте".
5.Минимизация стоимости эксплуатационных расходов ВЦ средней производительности.
1. Математические модели
Надо взять материал из файла kursрr1 и kursрr2, которые касается моделей. и дополнить его из книги Б.М. Коган и др. " Основы эксплуатации ЭВМ", стр. 29-47.
Модели отказов и сбоев ( стр.29) и далее:
Модели потоков восстановления ( стр.33)
Модель профилактических испытаний ( стр.37)
Модели ЗИП ( стр.42)
В КП должен войти конспект из файла kursрr1 и kursрr2, и из книги Коган и др. " Основы эксплуатации ЭВМ" стр. 29-47.
2. Расчёт надёжности внешнего устройства.
Рассмотрим второй вопрос: "Рассчитать надёжность ВУ".
В состав ВУ могут входить следующие устройства.
1.D-триггер с обратной связью и динамическим управлением.
2.Схема синхронного цифрового автомата.
3.Асинхронная последовательная сема.
4.Цифровой автомат на мультиплексоре.
5.Цифровой автомат на мультиплексоре.
6.Цифровой автомат для формирования заданной последовательности.
7.Цифровая схема с дешифратором.
8.Схема для подсчёта суммы по модулю 16.
9.Схема реализующая транспонирование прямоугольной матрицы.
10.Цифровое устройство для обработки информации.
11.Цифровая схема с запоминающим устройством.
12.Блок обработки с микропрограммным управлением.
Все схемы приведены ниже и ещё в файле cxfile1.txt
Номера схем для каждого варианта приводятся в файле temаkрr1.txt
КОМПЛЕКТ СХЕМ ДЛЯ ВНЕШНЕГО УСТРОЙСТВА.
1.D-триггер с обратной связью и динамическим управлением.
2.Схема синхронного цифрового автомата.
3.Последовательностная схема,которая с приходом стартового сигнала А=1 под действием синхроимпульсов СИ принимает последовательно состояния: 000-исходное состояние, 001, 100, 101, 100, 010, 011, 000...
4.Aсинхронная последовательностная схема, кoтoрaя пoд дeйcтвиeм cигнaлoв, пocтупaющиx нa вxoд X(X), принимaeт пocлeдoвaтeльнo кoдoвыe cocтoяния ABC: 000, 001, 011, 111, 101, 100, 000.
5.Схема содержит цифровой автомат на мультиплексоре 1 с циклической последовательностью состояний АВ=(00,01,11,10) и комбинационную логику на мультиплексоре 2, выходные сигналы которой зависят от состояний автомата и тактовых сигналов на входе 3
6.Схема, однократно вырабатывающая последоватеьлность сигналов 010011000111000011110000011111 в виде импульсов (выход 24) или потенциалов (выход 22). Сигнал начальной установки поступает на вход 2, синхроимпульсы - на вход 1.
7.Схема, которая на одном их выходов дешифратора вырабатывает непрерывную серию импульсов.Номер выхода и число импульсов в серии зависят от числа "1" на входах 1,2,3,4.
8.Схема, подсчитывающая сумму S= р(i)*c(i)*X по mod 16.
X-сигнал на входе .. ,
р(i)-весовой коэффициент i-го синхроимпульса на входе ...
Веса р(1-4)=1, р(5-8)=2, р(9- 12)=4, р(13-16)=8
9.Схема, выполняющая транспонирование квадратной матрицы 4*4 однобитовых элементов. Исходная матрица размещена в ячейках 0,1,2,3 RAM-1. Транспонированная матрица размещается в RAM-2.
10.Сxeмa цифрoвoгo уcтрoйcтвa для oбрaбoтки N 3-рaзрядныx кoдoв, oтличныx oт 0 и нe рaвныx мeжду coбoй, пocлeдoвaтeльнo пocтупaющиx нa А-входы.
Aлгoритмoм oбрaбoтки прeдуcмoтрeнo: фикcaция A(1) в рeгиcтрe; cрaвнeниe A(i) c A(1); зaпиcь инверсного кода A(i+1) в ячeйку ЗУ пo aдрecу A(i+1),если A(i)>A(1); пocлeдoвaтeльный вывoд coдeржимoгo ячeeк ЗУ нa выходы B пocлe приeмa A-кoдoв. (i=2,3...N-1)
11.Данные, хранимые в ячейках ЗУ, представляют положительные и отрицательные числа в дополнительном коде с одним знаковым разрядом. Схема уменьшает содержимое ячеек 1,2,...8, начиная с ячейки 1, на величину разности /S[i]-S[i-1]/, где S[i],S[i-1]- количество "1" соответственно в текущем и предшествующем адресном коде при условии,если его можно представить в 4-разрядной сетке (без переполнения), (i-1),i-последовательные номера ячеек
12.Схема блока обработки данных с микропрограммным управлением.
Так как общая структурная схема, состоящая из нескольких отдельных, не приводится, то необходимо подсчитать число МИС,СИС и БИС, входящих в Ваше задание. После этого, используя табл.1. определить общее число элементов заданной схемы. Будем считать, что к МИС относятся интегральные схемы (ИС) с числом выводов равным 16, к СИС с числом выходов - 24, а все остальные относятся к БИС.
Таблица 1.
| Тип ИС | Число резисторов | Число конденсаторов электролит | Число конденсаторов керамичес. | Число светодиодов | Число разъёмов |
| СИС | 5 | 3 | 15 | 1 | 1 |
| МИС | 15 | 5 | 25 | 2 | 2 |
| БИС | 25 | 10 | 40 | 3 | 4 |
Число паяных соединений определяется как общее число выводов ИС, выводов резисторов, конденсаторов, светодиодов и число контактов разъёмов умноженное на два.
Расчёт надежности ВУ
При расчёте надежности принимаются следующие допущения:
-отказы элементов являются независимыми и случайными событиями;
-учитываются только элементы, входящие в задание;
-вероятность безотказной работы подчиняется экспоненциальному закону распределения;
-условия эксплуатации элементов учитываются приблизительно с помощью коэффициентов;
-учитываются катастрофические отказы.
В соответствии с принятыми допущениями в расчётную схему должны входить следующие элементы:
-элемент К1, т.е. количество СИС и БИС;
-элемент К2, т.е. количество ИС малой степени интеграции (МИС);
-элемент К3, т.е. количество резисторов;
-элемент К4, т.е. количество конденсаторов:
-элемент К5, т.е. количество светодиодов;
-элемент К6 т.е. количество поеных соединений;
-элемент К7, т.е. количество разъёмов.
В соответствии с расчётной схемой вероятность безотказной работы системы определяется как:
где N - количество таких элементов, используемых в задании
Рi -вероятность безотказной работы i-го элемента.
Учитывая экспоненциальный закон отказов, имеем:
где ni - количество элементов одного типа, lj-интенсивность отказов элементов j-го типа. Причём lj=kl x lj0, где kl - коэффициент, учитывающий условия эксплуатации, а lj0 - интенсивность отказов в лабораторных условиях.
Суммарная интенсивность отказов элементов одного типа составит
Исходя из условий эксплуатации принимаем kl=1. Никаких дополнительных поправочных коэффициентов вводится не будет, так как все элементы системы работают в нормальных условиях, предусмотренных в ТУ на данные элементы.
Для элементов. используемых для построения ВУ, приняты следующие интенсивности отказов
Микросхемы с 14 выводамиl1=4.5x10-7
Микросхемы с 16 выводамиl2=4.0x10-7
Микросхемы с 48 выводамиl3=3.2x10-7
Резисторыl4=1.0x10-5
Конденсаторы электролитическиеl5=0.1x10-5
Конденсаторы керамическиеl6=0.04x10-5
Светодиодыl7=0.26x10-5
Паяные соединенияl8=1.0x10-7
Разъёмы с 48 выводамиl9=0.2x10-5
Исходя из этих значений можно подсчитать суммарную интенсивность отказов всех элементов одного типа, а затем и для всех элементов ВУ.
Вероятность безотказной работы ВУ за Т=1000 часов
; 
Среднее время наработки на отказ
Тм = 1/lЕобщ
Рассмотрим пример
Пусть схема ВУ включает в свой состав следующие элементы:
МИС с 14 выводами - 20Конденсаторы электролитические -3
СИС с 16 выводами - 16Конденсаторы керамические -40
БИС с 14 выводами - 48Паяные соединения -821
Разъёмы -1
Тогда lЕобщ.=4.5*10-7*20+4.0*10-7*16+3.2*10-7*3+1.0*10-5*5+
0.1*10-5*3+0.04*10-5*40+1.0*10-7*821+0.2*10-5*1
=1649.6*10-7
Так как ВУ не имеет резервных элементов, и выход из строя любого из элементов повлечёт за собой отказ всего устройства, то среднее время наработки на отказ определится как
Тм = 1/1694,6*10-7 = 5902 час.
Тогда вероятность безотказной работы за восьмичасовую смену составляет:
