процессора или с помощью программного обеспечения информации о
более чем 100 переменных процессора или происходящих в нем собы-
тиях, таких как отсутствие данных в кэше, содержимое регистров,
появление самомодифицирующего кода и так далее. Операционная сис-
тема и другие программы могут считывать эту информацию для опре-
деления состояния процессора. В Р6 также реализована улучшенная
поддержка контрольных точек, то есть обеспечивается возможность
отката компьютера в зафиксированное ранее состояние в случае воз-
никновения ошибки.
Р6 поддерживает те же возможности по контролю при помощи
функциональной избыточности (FRC), что и Pentium. Это означает,
что в P6 предусмотрена возможность построения систем с параллель-
ным выполнением одних и тех же операций двумя процессорами с вза-
имным контролем результатов и сообщением об ошибке в случае рас-
хождения. При этом, к сожалению, P6 по-прежнему не сообщает о
причине ошибки.
В модели Р54С процессора Pentium «Intel» предложила простой
и недорогой способ организации двухпроцессорной работы: ведущий и
ведомый процессоры используют общий кэш и невидимо для приложений
разделяют программу на потоки. Однако использовать такую органи-
зацию работы могут лишь многопоточные операционные системы.
Р6 переводит организацию многопроцессорной работы на новый
уровень, соответствующий определенной «Intel» мультипроцессорной
спецификации MPS 1.1. Одним из наиболее сложных аспектов симмет-
ричной многопроцессорной работы является поддержание кэш-соот-
ветствия для всех подсоединенных к отдельным процессорам кэшей.
Р6 поддерживает кэш-соответствие для вторичного кэша на внутрен-
нем уровне, а внешняя шина P6 выступает как симметричная мультип-
роцессорная шина.
Раньше проектировщики мультипроцессорных систем должны были
создавать собственные шины для связи процессоров, либо приобре-
тать лицензию на уже существующие решения, например Corollary
C-bus II. Теперь средства, реализованные «Intel» в Р6, позволяют
объединить четыре процессора в мультипроцессорную систему. Четыре
- это предел, обуславливаемый принятой в Р6 логикой арбитража.
· 13 -
Еще одна проблема для производителей многопроцессорных сис-
тем на базе Р6 состоит в том, что для эффективной работы таких
систем к каждому процессору подключается выделенный кэш, размер
которого должен быть больше, чем 256 кб - размер кэша в корпусе
Р6. Таким образом, проектировщики высокопроизводительных серверов
будут вынуждены использовать внешние контроллеры кэша и дополни-
тельные микросхемы статической памяти.
Эта проблема будет разрешена, если «Intel» увеличит размер
кэша второго уровня в корпусе Р6, что достижимо либо за счет уве-
личения размера кристалла, либо за счет перехода к более миниа-
тюрной технологии производства. Сегодня производители, которые
хотят строить системы с более чем четырьмя процессорами, должны
объединять две или более четырехпроцессорных системы с помощью
высокоскоростного последовательного соединения память-память. Ре-
ализации таких соединений для PCI ожидаются в этом году.
Можно предположить, что компьютеры на базе P6 первоначально будут напоминать сегодняшние наиболее мощные Pentium-компьютеры: по меньшей мере 1 Гб жесткий диск, 32 Мб оперативной памяти, мощ-ные графические контроллеры. Появятся первые многопроцессорные серверы на Р6.
Улучшенная диагностика и средства обработки ошибок в Р6 поз-
воляют проектировать на базе Р6 надежные серверы уровня предприя-
тия. Улучшенная поддержка симметричной многопроцессорной работы в
сочетании с поддерживающими такую работу версиями OS/2 и NetWare
приведет к построению на Р6 еще более мощных серверов.
«Intel» предполагает, что первыми Р6-системами будут серве-
ры, однако настольные компьютеры на P6 появятся почти одновремен-
но с ними. Цена первых настольных Р6-компьютеров будет начинаться
с 4000 долларов и расти с ростом мощности конфигурации. С учетом
размера корпуса Р6, его потребления энергии и рассеиваемого тепла
(требуется активное охлаждение), не следует ожидать быстрого по-
явления портативных компьютеров на Р6.
Как обычно, первыми пользователями настольных компьютеров на
процессоре нового поколения будут разработчики программного обес-
печения и пользователи из таких областей, как САПР, настольные
издательские системы, научное моделирование и визуализация его
результатов, статистика, одним словом, те области, которым всегда
недоставало и будет недоставать существующих скоростей.
Что касается серверов, то первыми кандидатами на переход к
Р6 являются серверы приложений, осуществляющие такие работы, как
рассылку сообщений, доступ к базам данных и хранилищам докумен-
тов. Системные серверы и серверы печати не привязаны к конкретно-
му типу процессоров и поэтому не испытывают таких потребностей в
увеличении мощности.
Вполне вероятно, что первыми покупателями Р6- систем будут
сравнительно небольшие организации, где на эти системы будет воз-
ложено выполнение самостоятельно разработанных критичных для дея-
тельности организации приложений. Большие предприятия будут при-
обретать такие системы несколько позднее, после тщательной оценки
· 14 -
и подготовки. Дело в том, что большие организации эксплуатируют
значительно большее число разработанных на заказ программ и стан-
дартного программного обеспечения, и требуется провести проверку
на его совместимость с новыми системами.
Типичная Р6-система будет включать процессор Р6 с тактовой
частотой 133 МГц, внешнюю шину, работающую на половине, одной
третьей или одной четверти от этой частоты, набор чипов Intel
Р6/PCI по имени Orion, поддерживающий версию 2.1 32-битовой шины
PCI с частотой 33 МГц, но не поддерживающий 64-битовые расширения
PCI.
Вследствие наличия встроенного кэша второго уровня, в боль-
шинстве Р6-систем будет отсутствовать внешний кэш и контроллер
кэша. Для построения основной памяти будут использоваться обычные
60-наносекундные DRAM или, в некоторых случаях, поддерживаемые в
наборе чипов Intel Triton для Pentium более скоростные EDO DRAM.
Стандартной будет конфигурация с 16 Мб оперативной памяти при все
возрастающем числе систем с 32 Мб.
Первоначально Р6-системы будут включать как шину PCI, так и
шины EISA/ISA. Однако по мере роста поддержки PCI необходимость в
EISA и ISA будет уменьшаться. Особенно важным для этого является
появление предусмотренных в PCI 2.1 мостов PCI-PCI. Главной проб-
лемой при использовании PCI сегодня является ограничения на сте-
пень ее нагрузки. Мосты между шинами позволяют работать с большим
числом устройств в пределах одного логического адресного прост-
ранства.
Включение в систему нескольких шин PCI, соединенных мостами,
позволит как избежать использования других шин, так и подключать
помимо памяти и графики высокоскоростные сетевые интерфейсы (нап-
ример, 100 Мбит/сек Ethernet, FDDI и ATM) и высокоскоростной пос-
ледовательный ввод-вывод.
Емкость памяти на жестком диске будет по меньшей мере 730 Мб
с использованием интерфейса IDE или SCSI. Большая часть систем
будет включать 2-скоростные или более быстрые CDROM. Графика бу-
дет обеспечивать разрешение 1024 на 768 пикселов и управляться
картами-акселераторами с 2-4 Мб памяти.
Более необычные конфигурации могут включать слоты PCMCIA,
4-скоростные CD-ROM, поддержку 40 Мб/сек Ultra SCSI, встроенные
10-100 Мбит/сек сетевые порты и встроенные возможности мультиме-
диа, реализованные с помощью цифровых сигнальных процессоров или
специальных чипов для обработки звука, ввода/вывода видеоизобра-
жений, компрессии/декомпрессии. Некоторые производители, возмож-
но, прибегнут к использованию новых типов памяти, 128-битовых
графических акселераторов, 64-битовых расширений шины и других
новшеств, допускаемых спецификацией PCI.
Технология Р6 является логическим развитием технологии Pen-tium. Ожидается что в процессоре Р7 будет реализована существенно отличная от Р6 технология, обеспечивающая прорыв в производитель-ности при сохранении совместимости с семейством x86.
В прошлом году «Intel» и «Hewlett-Packard» договорились о
· 15 -
совместной разработке нового микропроцессора, появление которого
планируется на 1997 или 1998 год. О внутреннем устройстве нового
микропроцессора пока известно лишь то, что он будет использовать
RISC-технологию и обеспечивать выполнение всего существующего для
процессоров Intel х86 и Hewlett-Packard PA-RISC программного
обеспечения. Кроме поддержки существующих наборов команд этих се-
мейств, по всей видимости, в Р7 будет введена собственная система
команд.
Согласно преобладающей точке зрения, «Intel» и «Hewlett-Pac-
kard» ведут эксперименты с технологией VLIW («very long instruc-
tion word» - очень длинное командное слово). Можно сказать, что
VLIW в определенном смысле прямо противоположна технологии, ис-
пользуемой в Р6. В Р6 изощренно построенный декодер транслирует
сложные команды х86 в более короткие и простые RISC-микрокоманды.
VLIW-процессор основывается на компиляторе нового типа, который,
наоборот, упаковывает несколько простых операций в одну «очень
длинную» команду. Каждая «очень длинная» команда содержит незави-
симые друг от друга операции, которые выполняются параллельно.
Иными словами, во VLIW-процессоре ответственность за плани-
рование выполнения команд переносится с аппаратуры на программное
обеспечение. Планирование осуществляет компилятор, и получающийся
в результате компиляции код прикладной программы содержит всю ин-
формацию о порядке выполнения команд.