Разработка программы на Ассемблере (стр. 11 из 11)

1.9 ТРИСТАБИЛЬНЫЕ ЭЛЕМЕНТЫ

Наряду с двумя логическимисостояниями существует третье технологическое состояние, когда выход элементаотключается от внутренней схемы. При этом сопротивление между выходом и"землей" становится очень большим и выход микросхемы не оказываетникакого влияния на подключенные к нему выходы других микросхем. Выходынескольких таких элементов также могут соединяться вместе. Такое включение ,разновидность "монтажного И", применяется там, где несколькоисточников сигналов по очереди подключаются к входам одного или несколькихприемников, не мешая друг другу. Третье состояние называют такжевысокоимпедансным или Z - состоянием. Схема И-НЕ с Z-состоянием выходаприведена на рис.5. слева, а ее условное обозначение - справа.

Если сигнал ~OE=0, транзистор VT3закрыт и включенные встречно диоды не оказывают влияния на логические выходыэлемента И. Напряжения на базах транзисторов VT1 и VT2 находятся в противофазеи, если x0*x1=1, то верхний транзистор закрыт, а нижний открыт. Потенциалколлектора VT2 примерно равен нулю и следовательно y=0. При других значениях x0и x1 нижний транзистор заперт, а верхний открыт и на выходе схемы - высокийуровень, т.е. при ~OE=0 схема работает как обычный элемент И-НЕ. Картинасущественно изменится при ~OE=1. Транзистор VT3 откроется до насыщения и набазах транзисторов VT1 и VT2 потенциал опустится примерно до нуля, запирая их.Выход "y" окажется отключенным от внутренней логической схемы. Насхемах тристабильные элементы обозначаются ромбом с поперечной чертой илибуквой Z.

Такие элементы используются там,где необходима передача инфориации по одной линии от нескольких источников кодному или нескольким приемникам. Причем, так как линия одна, то чтобы выходыпассивных источников не искажали информацию на выходе активного источника, онидолжны переводиться в третье состояние. Z - состояние используется по этойпричине в микросхемах памяти, шинных формирователях.

·    Дополнительныйинверсный вход относится к категории управляющих или функциональных. Функциявхода зашифрована в его обозначении (Output Enable - разрешение выхода (~OE)),азначение активного уровня на этом входе,при котором функция выполняется, равно1, если вход прямой, и равно 0, если вход инверсный, как на схеме.

1.10 МИНИМИЗАЦИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ

Полученные по формуле СДНФ (12)выражение может быть преобразовано (не всегда) к виду, имеющему меньшее числопеременных и операций по сравнению с исходным. Такое преобразование называетсяминимизацией.

Рассмотрим пример. Имеется тридвоичных датчика xi. Необходимо реализовать ЛФ Yмажор принимающую значение 1,когда равны 1 значения двух и более датчиков. Такая функция называетсямажоритарной. Ее таблица истинности имеет вид:

По формуле (12): Yмажор =~x2*x1*x0 + x2*~x1*x0 + x2*x1*~x0 + x2*x1*x0. (3,5,6,7 - строчки таблицы ).Полученному выражению соответствует схема на рис.6.

Схема содержит 4 трехвходовыхэлемента "И" и 1 четырехвходовый элемент "ИЛИ". Нахождениеминимальной формы ЛФ производится методом алгебраических преобразова- ний, спомощью таблиц Карно или машинными методами для больших проектов.

1.11 ТАБЛИЦА КАРНО

Таблица Карно (ТК) этовидоизмененная запись таблицы истинности. Для функции мажоритарности изпоследнего примера (ТК) выглядит следующим образом:

Правила построения ТК  следующие:1)Количество клеток ТК равно количеству строк таблицы истинности. 2)Слева исверху располагаются значения аргументов. Порядок размещения аргументов таков,что в двух соседних по горизонтали и вертикали клетках отличается значениетолько одного аргумента (поэтому соседними считаются и клетки, находящиеся напротивоположных краях таблицы). 3)В клетки заносятся соответствующие значенияЛФ. 4)Единичные клетки объединяются в прямоугольники (импликанты) по 2^iклеток. 5)Для каждого прямоугольника записывается произведение тех аргументов,которые в соседних клетках не изменяют своего значения. 6)Переменные входят впроизведение в прямом виде, если их значение в соседних клетках равно 1, впротивном случае в инверсном. 7)Полученные произведения складываются по ИЛИ вискомую ЛФ.

В примере имеется 3прямоугольника - A,B,C, причем Ya = x2*x0 (x1 в соседних клетках меняет своезначение, поэтому в конъюнкцию не входит). Yb = x1*x0 и Yс = x2*x1.

Yмажор = Ya + Yb + Yc  =  x2*x0 + x1*x0+ x2*x1.          (13)

Соответствующая схема (рис.7.)проще, чем на рис.6.

1.12 ПРЕОБРАЗОВАНИЕ ЛФ К БАЗИСУ "И-НЕ" И"И-ИЛИ-НЕ"

Применяя к выражению (13) аксиомудвойного отрицания (9) получим:

Yмажор =~(~( x2*x0 + x1*x0 +x2*x1))                    (14)

Формуле (14) соответствует схема(рис.8,слева) в базисе И-ИЛИ-НЕ.

Применяя к выражению (14)соотношение двойственности (11) получим ~( ~(x2*x0) * ~(x1*x0) * ~(x2*x1)) .Последнему выражению соответствует схема в базисе И-НЕ (рис.8, справа).

1.13 ВРЕМЕННЫЕ ПАРАМЕРЫ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

Рассмотрим реакцию инвертора наизменение входного сигнала (рис.9). Инерционные свойства инвертора приводят кзадержке сигнала при его прохождении от входа к выходу.

Процесс изменениянапряжения от низкого уровня L к высокому H, называется фронтом сигнала(положительным перепадом, положительным фронтом), а обратный процесс - спадом(отрицательным перепадом, отрицательным фронтом).  Если существенноих взаимное расположение, то фронт может быть передним и задним. Длительность фронтов на рис.9 обозначенаt1,0 - отрицательный и t0,1 - положительный.

Величинами tзд.р.0,1 иtзд.р.1,0 обозначается время задержки распространения сигнала от входа довыхода  при переходе из 0 в 1 и наоборот (рис.9). Минимальная длительность импульса навходе элемента tи.мин пропорциональна среднему значению tзд.р.ср. равномуполусумме tзд.р.0,1 и tзд.р.1,0. Максимальная частота входных импульсов Fмаксобратно пропорциональна tзд.р.ср. Из сказанного следует, что быстродействиеэлемента тем выше, чем меньше tзд.р.ср.

Определения вышеуказанных величинс их отечественными и международными обозначениями приведены в разделеобозначения некоторых параметров микросхем.

Быстродействие схемы зависиттакже от алгебраической формы представления ЛФ. Пусть y = a*b + c*a + d =  a*(b+c)+d. Первой форме (ДНФ) соответствует схема (A),  а второй -схема (B) см. рис.10.

Если среднее время задержкисигнала в каждом элементе одинаково,  то 2tзд.р.ср. < 3tзд.р.ср.и  двухъярусные схемы (СДНФ) в общем случае быстрее. Правда в записи соскобками может уменьшиться количество элементов и/или проводников (в схеме (B)на один провод меньше).

1.14 ПЕРЕХОДНЫЕ ПРОЦЕССЫ В ЛОГИЧЕСКИХ СХЕМАХ

Отличие времени задержки tзд.р.от нуля при прохождении сигнала через логическую схему может приводить квозникновению помех в выходном сигнале. Эти помехи имеют вид короткихимпульсов, и в некоторых случаях приводят к серьезным сбоям в работе схем.Рассмотрим устройство на рис.11. Если элементы схемы не вносят задержкисигнала, а x0 и x1 находятся в противофазе, т.е. x0 = ~x1, то y = ~(x1 * ~x1) =1. Если же каждый из пяти ЛЭ имеет задержку tзд.р., тогда x0' запаздываетотносительно x0 на 4tзд.р. и на выходе схемы возникает незапланированный"отрицательный" импульс (интервал 1..2), сдвинутый на tзд.р. элементаИ-НЕ (интервал 0..1). Процесс прохождения входных сигналов до общего выходаназывается состязаниями или "гонками".

Вредный эффект "гонок"может быть устранен несколькими способами, один из которых заключается вдобавлении к ЛФ дополнительного слагаемого. Пусть некоторая ЛФ равна F = x1*x2+ ~x1*x0, тогда при x2=x0=1 может появиться помеха, вызванная тем, что сигнал~x1 задержан относительно x1 на величину задержки инвертора (см. рис.12).

Добавление лишнего импликанта (втаблице обведен точками) устраняет проблему, т.к.при критической ситуации,когда x2=x0=1, дополнительная составляющая x0*x2=1 и функция F = x1*x2 + ~x1*x0+ x0*x2 равна всегда 1 при x2=x0=1.

В устройствах индикации такиекороткие помехи можно игнорировать, так как они будут незаметны для глаз.

Список литературы

СА Майоров, ВВ Кириллов, ААПриблуда Введение в микро-ЭВМ

http://www.assembler.webservis.ru

http://www.kalashnikoff.ru

http://www.vlata.com