Электронно вычислительные машины и вычислительные системы (стр. 2 из 6)

Т.о. 01 11010 0111011

+ +

01 01011 0101011

1 00101 0100110

+1

00110=С₂ С₁₀=0,75

С_2н=0,011 , С₁₀=0,75

Умножение и деление чисел с плавающей точкой.

При умножении/делении порядки складываются/вычитаются. Мантиссы соответственно умножаются или делятся. Знаки результат формируется путем сложения знаков операнда.

Арифметические операции над двоично – десятичными числами.

Каждая цифра десятичного числа кодируется тетрадой, и знак числа кодируется тоже тетрадой.

1. Сложение начинают с младших цифр тетрад и производят с учетом переноса.

2. Знак суммы определяется знаком наибольшего слагаемого.

3. Для того чтобы обеспечить своевременный перенос производится десятичная коррекция. К каждой тетраде добавляется число шесть. В результате осуществленная корректировка суммы – из тетрад, откуда не было переноса, вычитается 6. При этой коррекции переносы из тетрад блокируются.

4. При вычитании к тетраде с большим кодом прибавляется другая тетрада в дополнительном коде. И выбирается знак.

Логические основы ЭВМ.

Количество возможных функций: ₂2ⁿ

При n=0 N=2¹=2

Yi=0 – заземление;

Или y1=1 – генер.

n=1 ,то N=4

x	Y0	Y1	Y2	Y3
0 1	0 0	1 1	0 1	1 0

Ген повт инв

Правила алгебры логики.

1. ХV1=1 X*0=0

XV0=X X*1=X

2. XVX=1 X*X=0

XVX=X X*X=X

Законы алгебры логики.

1. Х₁Х₂=Х₂Х₁ - коммутативный

2. (Х₁Х₂)Х₃=Х₁(Х₂Х₃) – ассоциативный

3. Х₁(Х₂VX₃)=X₁X₂VX₁X₃ – дистрибутивный

4. X₁VX₁X₂=X₁(1VX₂)=X₁*1=X₁ – поглощения

5.

X₁X₂VX₁X₂=X₁(X₂VX₂)=X₁*1=X₁ – склеивания

6.

(FVX)(FVX)=F

7.

XVXF=XVF X(XVF)=XF - свертки

8. Правила Де Моргана

-

X₁VX₂=X₁X₂

-

X₁X₂=X₁VX₂

Порядок проектирования логических схем.

1. Словесное описание.

2. Формализация описания – запись таблицы истинности.

3. Запись функции в СДНФ или СКНФ.

4. Минимизация.

5. Представление минимизированного выражения в требуемом базисе.

6. Изготовление устройства.

7. Тестирование.

Элементная база ЭВМ.

Элемент – узел – блок – устройство

Классификация интегральных схем:

- по сложности

1. ИС – малая степень интеграции (десятки транзисторов).

2. СИС – средние (сотни транзисторов).

3. БИС - большие (десятки тысяч транзисторов).

4. СБИС – сверхбольшие (миллионы транзисторов).

5. УБИС – ультрабольшие (десятки миллионов транзисторов).

- по типу сигналов

1. Потенциальные.

2. Импульсные.

- по технологии изготовления

1. МОП структура (МДП структура).

1.1. КМОП –комплиментарные.

1.2. NМОП – полупроводники n-типа.

1.3. рМОП – полупроводники р-типа.

2. ТТЛ – логика.

3. ЭСЛ.

4. U²Л.

- по особенностям функционирования

1. Формирующие – генераторы.

2. Логические комбинационные схемы.

3. Запоминающие.

Комбинационные схемы.

К ним относятся ЛЭ: «Не», «И», «ИЛИ», «И-НЕ», «ИЛИ-НЕ», дешифраторы, сумматоры комбинационные, компараторы.

Схемы с памятью.

1. Триггеры:

- JK

- RS

- D

- T

2. Накапливающий сумматор.

3. Регистр.

4. Счетчик.

Проблема развития элементарной базы.

Циклическое послойное изготовление элементов (частей) электронной схемы по циклу: программа – рисунок – схема. По программе на напыленный фоторезисторный слой наносится рисунок будущего слоя микросхемы. Рисунок протравливается, фиксируется, закрепляется и изолируется от новых слоев. Нанесение рисунков называется фоторезистолистография. Сейчас применяется оптическая листография. Но дифракция, интерференция и т.п. ограничивают точность. Существует также электронная (лазерная) листография, ионная и рентгеновская листография. Размеры сокращают для того, чтобы можно быть увеличить частоты (чем больше размеры транзистора, тем больше его емкость). Но уменьшение размеров приводит к тому, что удельная мощность увеличивается. Она увеличивается с ростом напряжения питания и с ростом частоты. Уменьшение напряжения нежелательно. Максимальная частота, которая может быть в элементах 10¹¹ – 10¹² Гц. Такой уровень частоты может быть только в СИС. Будут использоваться ССИС – сверхскоростные ИС средней степени интеграции. Используются кремниевые и арсенид галивые микросхемы.

Перспективы:

Новое направление – использование сверхпроводимости и туннельного эффекта (для уменьшения мощности) и биомолекулярная технология.

Характеристики ТТЛ:

1. U_пит=3,3В; 5В.

Стандартная серия: 74ххх –США; К155... – Россия.

Tзд.р.=10нс.

2. С пониженным потреблением: 74L... – США; К134... – Россия.

Tзд.р.=33нс.

3. С повышенной мощностью: 74b... – США; К131... – Россия.

4. С диодами Шотки (ТТЛШ) 74S... – США; К531... – Россия.

5. Маломощные ТТЛШ 74LS... – США; К555... – Россия.

Функциональная и структурная организация ЭВМ.

Функциональная организация включает в себя:

- виды кодов, использованные для представления информации (аудио, видео, отображение информации, помехозащищенные коды);

- система команд (CISC, RISC, система длинных команд);

- алгоритмы выполнения машинных операций;

- технология выполнения различных процедур и взаимодействие программного и аппаратного обеспечения;

- способы использования устройств, при организации совместной работы;

- структурная организация: способы реализации функций ЭВМ.

Структурные компоненты:

1. АС:

- элементарная база;

- функциональные узлы и устройства;

2. Программные модули (обработчики прерывания, драйвера, com, exe, bat файлы).

ЭВМ делятся на совместимые и несовместимые. В свою очередь совместимые делятся на программно совместимые и технически совместимые.

Состав микропроцессорного комплекта.

- системный таймер;

- микропроцессор;

- сопроцессор;

- контроллер прерываний;

- контроллер прямого доступа к памяти (DMA);

- контроллеры устройств ввода-вывода.

Устройства ЭВМ делятся на: ядро ЭВМ (полностью электронное) и периферийные устройства (электронные, электромеханические, с тепловой природой).

Нейтральные устройства связаны между собой системной магистралью.

Состав магистрали.

1. Шина данных;

2. Шина адреса;

3. Шина управления.

Интерфейс системной магистрали.

- количество линий в ША, ШД, ШУ.

- Порядок размещения конфликтных ситуаций (этим управляет контроллер прерываний).

В состав ядра входят:

- МП

- ОП

- Дополнительные устройства (системный таймер, контроллеры и т.д.)

Ядро размещается на системной плате.

Компиляция заключается в преобразовании исходного модуля в объектный модуль, но в нем отсутствуют дополнительные программы, необходимые для выполнения.

Редактор связи объединяет все требуемые для выполнения процедуры в объектном коде в единую программу, готовую к выполнению.

Особенности управления основной памятью ЭВМ.

Выделение памяти.

Может выделяться программистом или ОС.

Размещение делится на: статическое и динамическое (в процессе). В свою очередь статическое делится на больше и меньше требуемого.

Оверлейная структура программы: загружается главная часть, а остальное по очереди.

Для того чтобы связывать отдельные сегменты в единую программу нужно 7 трансляций адресов.