Модулі оперативної пам’яті SD-RAM, DDR, DDR2, DIMM (стр. 2 из 3)

Завдяки чому вдалося досягти (спочатку - в теорії, а потім - і на практиці) великих тактових частот (а отже, і пропускної здатності) пам'яті DDR2 при одночасному зменшенні її енергоспоживання, в порівнянні з DDR? Чи були при цьому у DDR2 тільки одні переваги перед DDR, чи були і недоліки? Щоб відповісти на ці питання, дозволимо собі зробити короткий екскурс в теорію. Спершу, розглянемо гранично спрощену схему функціонування пам'яті типу DDR (мал. 1).

Мал. 1. Схематичне зображення передачі даних в мікросхемі пам'ятіDDR-400

Передача даних від мікросхем пам'яті модуля до контролера пам'яті по зовнішній шині даних здійснюється по обох напівперіодах синхросигнала (висхідному - «фронту», і низхідному - «зрізу»). У цьому і полягає суть технології «Double Data Rate», саме тому «ефективна» частота пам'яті DDR завжди є подвоєною (наприклад, DDR-400 при 200-мгц частоті зовнішньої шини даних). Отже, «ефективна» частота зовнішньої шини даних пам'яті DDR-400 складає 400 Мгц, тоді як її дійсна частота, або частота буферів введення-виводу, складає 200 Мгц. У пристроях пам'яті першого покоління DDR внутрішня частота функціонування мікросхем пам'яті прирівняна до дійсної частоти зовнішньої шини (частоті буферів вводу-виводу) і складає 200 Мгц для даної мікросхеми пам'яті DDR-400. При цьому абсолютно очевидно, що для того, щоб передавати по 1 біту даних за такт (по кожній лінії даних) по зовнішній шині з «ефективною» частотою 400 Мгц, за один такт внутрішньої 200-мгц шини даних необхідно передати 2 біта даних. Іншими словами, можна сказати, що за інших рівних умов внутрішня шина даних повинна бути удвічі ширше в порівнянні із зовнішньою шиною даних. Така схема доступу до даних називається схемою «2n-передвибірки» (2n-prefetch).

Мал. 2. Схематичне зображення передачі даних в мікросхемі пам'ятіDDR2-800

Найбільш природним чином вирішення проблеми досягнення вищих тактових частот при переході від DDR до DDR2 є зниження тактової частоти внутрішньої шини даних удвічі по відношенню до реальної тактової частоти зовнішньої шини даних (частоті буферів введення-виводу). Так, в даному прикладі мікросхем пам'яті DDR2-800 (мал. 2) частота буферів введення-виводу складає 400 Мгц, а «ефективна» частота зовнішньої шини даних - 800 Мгц (оскільки суть технології Double Data Rate залишається в силі - дані як і раніше передаються як по висхідному, так і по низхідному напівперіоді синхросигналу). При цьому частота внутрішньої шини даних складає всього 200 Мгц, тому для передачі 1 біта (по кожній лінії даних) за такт зовнішньої шини даних з ефективною частотою 800 Мгц на кожному такті 200-мгц внутрішньої шини даних потрібно передати вже 4 бітів даних. Іншими словами, внутрішня шина даних мікросхеми пам'яті DDR2 повинна бути в 4 рази ширше в порівнянні з її зовнішньою шиною. Така схема доступу до даним, реалізована в DDR2, називається схемою «4n-передвибірки» (4n-prefetch). Її переваги перед схемою 2n-prefetch, реалізованою в DDR, очевидні. З одного боку, для досягнення рівної пікової пропускної спроможності можна використовувати удвічі меншу внутрішню частоту мікросхем пам'яті (200 Мгц для DDR-400 і всього 100 Мгц для DDR2-400, що дозволяє значно понизити енергоспоживання). З іншого боку, при рівній внутрішній частоті функціонування мікросхем DDR і DDR2 (200 Мгц як для DDR-400, так і DDR2-800) останні характеризуватимуться удвічі більшою теоретичною пропускною спроможністю. Але очевидні і недоліки - функціонування мікросхем DDR2 на удвічі меншій частоті (в умовах рівності теоретичної пропускної спроможності пристроїв DDR і DDR2) і використання складнішої схеми перетворення «4-1» приводить до відчутного зростання затримок, що і спостерігалося на практиці в ході дослідження перших зразків модулів пам'яті DDR2.

Подальший розвиток технології пам'яті DDR2 з'явився істотно аналогічним розвитку її попереднього покоління, пам'яті DDR. А саме, були досягнуті частоти в 333 і 400 Мгц (тобто реалізовані офіційні стандарти DDR2-667 і DDR2-800). Були значно понижені затримки, навіть офіційно з'явилася нова версія стандарту JEDEC (Jesd79-2b), що допускає зниження схеми таймінгів від 4-4-4 до 3-3-3, - для DDR2-533, від 5-5-5 до 4-4-4 - для DDR2-667, від 6-6-6 до 5-5-5 і навіть 4-4-4 - для DDR2-800. Звичайно ж, услід з'явилися і «нестандартні» різновиди DDR2, що по своїй частоті виходять далеко за межі специфікації JEDEC - аж до 625 Мгц («DDR2-1250») при схемі таймінгів 5-5-5, або «стандартні» DDR2-800, але з екстремально низькими схемами таймінгів на зразок 3-3-3. Як і раніше, для досягнення таких рекордів було потрібно значне підняття живлячої напруги модулів із стандартного рівня 1.8 В до екстремально високих рівнів порядка 2.4 В (що зовсім трохи поступається стандартному значенню попереднього покоління пам'яті DDR - 2.5 В). Зрозуміло, це потребувало застосування складніших способів відведення тепла від мікросхем пам'яті - як оригінальних, патентованих фірмових конструкцій тепловідводів, так і застосування зовнішнього активного охолоджування.

Проте, як і у випадку з минулим поколінням пам'яті DDR, на сьогоднішній день межа технології пам'яті DDR2 (по частоті, затримках і значно збільшеному тепловиділенню внаслідок значного збільшення живлячої напруги) практично досягнута. Тому вже сьогодні цілком закономірно чекати черговий «еволюційний стрибок» технології пам'яті DDR SDRAM - перехід від пам'яті стандарту DDR2 до нового стандарту DDR3.

Мал. 3. Схематичне зображення передачі даних в мікросхемі пам'ятіDDR3-1600

Неважко здогадатися, що основний принцип, який лежить в основі переходу від DDR2 до DDR3, в точності повторює розглянуту вище ідею, закладену при переході від DDR до DDR2. А саме, DDR3 - це все та ж DDR SDRAM, тобто передача даних як і раніше здійснюється по обох напівперіодах синхросигнала на подвоєній «ефективній» частоті щодо власної частоти шини пам'яті. Тільки рейтинги продуктивності зросли в 2 рази, в порівнянні з DDR2 - типовими швидкісними категоріями пам'яті нового стандарту DDR3 будуть різновиди від DDR3-800 до DDR3-1600 (а можливо, і вище). Чергове збільшення теоретичної пропускної спроможності компонентів пам'яті в 2 рази знов пов'язане із зниженням їх внутрішньої частоти функціонування в стільки ж раз. Тому відтепер, для досягнення темпу передачі даних із швидкістю 1 біт/такт по кожній лінії зовнішньої шини даних з «ефективною» частотою в 1600 Мгц (як в прикладі, розглянутому на мал. 3 використовувані мікросхеми 200 Мгц повинні передавати по 8 біт даних за кожен такт. Тобто ширина внутрішньої шини даних мікросхем пам'яті опиниться вже в 8 разів більше в порівнянні з шириною їх зовнішньої шини. Очевидно, така схема передачі даних з розглянутим перетворенням типу «8-1» називатиметься схемою «8n-передвибірки» (8n-prefetch). Переваги при переході від DDR2 до DDR3 будуть тими ж, що і при переході, що відбувся раніше, від DDR до DDR2: з одного боку, це зниження енергоспоживання компонентів в умовах рівності їх пікової пропускної спроможності (DDR3-800 проти DDR2-800), з іншого боку - можливість подальшого нарощування тактової частоти і теоретичної пропускної спроможності при збереженні колишнього рівня «внутрішньої» частоти компонентів (DDR3-1600 проти DDR2-800). Тими ж будуть і недоліки - подальший розрив між «внутрішньою» і «зовнішньою» частотою шин компонентів пам'яті приводитиме до ще більших затримок. Відносне збільшення останніх, при переході від DDR2 до рівночастотної DDR3, буде приблизно таким же, як і при переході від DDR до рівночастотної DDR2.

Що ж, перейдемо до дещо детальнішого розгляду нового покоління мікросхем і модулів пам'яті DDR3, що прийшли на зміну DDR2.

Стандарт DDR3 на сьогоднішній день ще не прийнятий JEDEC, його ухвалення очікується ближче до середини поточного року (імовірно, він носитиме ім'я Jesd79-3). Тому представлена нижче інформація про мікросхеми і модулі пам'яті DDR3 поки що носить попередній характер.

Почнемо з мікросхем пам'яті DDR3, перші прототипи яких були оголошені ще в 2005 році. Доступні сьогодні зразки мікросхем DDR3 засновані на 90-нм технологічному процесі і характеризуються рівнем живлячої напруги 1.5 В, що само по собі вносить приблизно 30% внесок в зниження потужності, що розсіюється цими мікросхемами пам'яті в порівнянні з мікросхемами DDR2 (що мають стандартну напругу живлення 1.8 В). Повне зниження енергоспоживання в порівнянні з рівночастотної DDR2 досягає приблизно 40%, що особливо важливе для мобільних систем. Ємкості компонентів, передбачені попередніми специфікаціями JEDEC, варіюються від 512 Мбіт до 8 Гбіт, тоді як типові мікросхеми, що випускаються на сьогодні, мають ємкість від 1 до 4 Гбіт. Теоретична пропускна спроможність мікросхем DDR3 удвічі вище в порівнянні з DDR2 завдяки використанню розглянутої вище схеми 8n-prefetch (проти 4n-prefetch в DDR2). Кількість логічних банків в мікросхемах DDR3 також збільшена удвічі в порівнянні з типовим значенням для DDR2 (4 банки) і складає 8 банків, що теоретично дозволяє збільшити «паралелізм» при зверненні до даних по схемі чергування логічних банків і приховати затримки, пов'язані із зверненням до одного і того ж рядка пам'яті. Мікросхеми DDR3 монтуються в FBGA-упаковку, що володіє рядом покращень в порівнянні з DDR2, а саме: