Створення мікропроцесорної системи обробки інформації (стр. 1 из 5)
Содержание
Вступ
1. Розробка структурної схеми системи
2. Розробка І опис принципової схеми системи
2.1 Розробка мікропроцесорного блоку
2.2 Розробка блоку пам’яті (ОЗП і ПЗП)
2.3 Інтервальний таймер
2.4 Аналого-цифровий перетворювач (АЦП)
2.5 Контролер клавіатури і індикації
2.6 Адаптер послідовного інтерфейсу Intel 8251
Висновки
Вступ
Сьогодні розвиток комп’ютерних технологій проходить досить стрімко.
Більшість цифрових систем будується на мікропроцесорах або на мікроконтролерах. Управління різними технологічними процесами проходить за допомогою мікропроцесорних систем або технологічних операцій. Дані системи універсальні, так як вони мають дуже високу швидкодію та достатню розрядність для обробки інформації на виробництві.
Мікропроцесор являє собою функціонально закінчений пристрій, що складається із однієї або декількох програмно керуємих ВІС, та слугує для виконання операцій з обробки інформації та керування обчислювальним процесом. До числа внутрішніх схем мікропроцесора відносяться багаторозрядні регістри, рівнобіжні тракти даних, буфери для підключення зовнішніх пристроїв, багатофункціональні схеми, логічні схеми синхронізації і керування.
Центральне місце в структурі мікропроцесорних приладів займає мікропроцесор, який виконує арифметичні та логічні операції над даними, програмне керування процесом обробки інформації, а також організує взаємодію усіх пристроїв, що входять до складу системи.
Багатофункціональні схеми призначені для реалізації простих арифметичних і логічних дій над двійковими числами, що знаходяться в регістрах процесора, і пересилок даних як усередині процесора, так і між ним і зовнішніми пристроями.
Розвиток інтегральної технології і схемотехніки цифрових електронних схем призвів до появи інтегральних мікросхем із великою і дуже великою ступенями інтеграції (ВІС і ДВІС), що містять на однім кристалі (в однім корпусі) декілька десятків тисяч, а в останніх розробках сотні тисяч елементарних транзисторів. На основі таких схем створюються мікропроцесори функціонально закінчені, що управляються збереженою в пам'яті програмою, це (здебільшого малорозрядні) пристрої опрацювання цифрової інформації, виконані у виді однієї або декількох ВІС або ДВІС.
Мікропроцесорні засоби використовуються у виді мікропроцесорних комплектів інтегральних мікросхем, що мають єдине конструктивно-технологічне виконання і призначених для спільного застосування.
Мікропроцесорний комплект крім самого мікропроцесора містить мікросхеми, що підтримують функціонування мікропроцесора і розширюють його логічні можливості.
Робота мікропроцесора складається з наступних кроків:
спочатку вибирається команда, потім логічна схема її декодує, після чого здійснюється виконання цієї команди. Також відбувається обмін інформацією з зовнішніми пристроями, які приєднані до мікропроцесора.
Завданням цієї курсової роботи є створення мікропроцесорної системи обробки інформації на основі мікроконтролера ATmega128 та інших мікросхем, згідно варіанту.
1. Розробка структурної схеми системи
Структурна схема даної системи повинна мати наступні компоненти: мікроконтролер, ОЗУ, ПЗУ, АЦП, контролер клавіатури й індикації, клавіатуру та індикацію, iнтервальний таймер (згідно із завдання).
Увесь масив пам’яті поділено на дві області: ОЗП і ПЗП. В ПЗП зберігаються програми вводу і виводу інформації. В ОЗП розміщуються дані, які необхідно тимчасово зберігати у процесі обробки програми. Для забезпечення тимчасових затримок, отримання одиничних імпульсів заданої тривалості та генерації послідовностей імпульсів служить програмований iнтервальний таймер (Т).
Рис.1. - Структурна схема пристрою.
ОЗП - оперативний запам'ятовувальний пристрій
ПЗП - постійний запам'ятовувальний пристрій
МК - мікроконтролер
ККіІ - контролер індикації й клавіатури
ША - шина адреси
ШД - шина даних
ШК - шина керування
АЦП - аналого-цифровий перетворювач
T - таймер
ВЗ - вузол збросу
К - клавіатура
І - індикатор
ПІ - послідовний інтерфейс
2. Розробка І опис принципової схеми системи
Розробка принципової схеми буде проводитись кількома етапами. Буде розроблено функціональні блоки які треба буде зв`язати між собою шинами. Вибір елементів буде проводитись згідно завданню. Для побудови структурної схеми необхідно точно визначити необхідні вузли системи і зв'язку між ними.
2.1 Розробка мікропроцесорного блоку
Основний елемент системи - мікроконтролер ATmega128, ATmega128L 8-розрядний AVR-мікроконтролер з внутрісистемно програмованою флэш-пам'яттю ємкістю 128 кбайт
Відмітні особливості:
Високопродуктивний, малопотужний 8-розрядний AVR-мікроконтролер Розвинена RISC-архітектура.
133 могутніх інструкцій, більшість з яких виконуються за один машинний цикл.
32 8-разр. регістрів загального призначення + регістри управління вбудованою периферією.
Повністю статична робота.
Продуктивність до 16 млн. операцій в секунду при тактовій частоті 16 Мгц
Вбудований умножаючий пристрій виконує множення за 2 машинних циклу.
Незалежна пам'ять програм і даних.
Зносостійкість 128-ми кбайт внутрісистемно перепрограмміруємой флэш-пам'яті: 1000 циклів запис/стирання.
Опціональний завантажувальний сектор з окремим програмованим захистом.
Внутрішньосистемне програмування вбудованою завантажувальною програмою.
Гарантована двухоперационность: можливість читання під час запису
Зносостійкість 4 кбайт ЕСППЗУ: 100000 циклів запис/стирання
Вбудоване статичне ОЗУ ємкістю 4 кбайт
Опціональна можливість адресації зовнішньої пам'яті розміром до 64 кбайт.
Програмований захист коду програми.
Інтерфейс SPI для внутрішньосистемного програмування.
Інтерфейс JTAG (сумісність із стандартом IEEE 1149.1).
Граничне сканування відповідно до стандарту JTAG.
Обширна підтримка функцій вбудованої відладки.
Програмування флэш-пам'яті, ЕСППЗУ, біт конфігурації і захисту через інтерфейс JTAG.
Відмітні особливості периферійних пристроїв.
Два 8-разр. таймера-лічильника з роздільними переддільниками і режимами порівняння.
Два розширених 16-разр. таймера-лічильника з окремими переддільниками, режимами порівняння і режимами захоплення.
Лічильник реального часу з окремим генератором.
Два 8-разр. каналів ШИМ.
6 каналів ШИМ з програмованим дозволом від 2 до 16 розрядів
Модулятор виходів порівняння.
8 мультіплексованих каналів 10-розрядного аналогово-цифрового перетворення.
8 несиметричних каналів.
7 диференціальних каналів
2 диференціальних каналу з вибірковим посиленням з 1x, 10x і 200x
Двухпроводної послідовний інтерфейс, орієнтований не передачу даних в байтному форматі
Два канали програмованих послідовних УСАПП.
Послідовний інтерфейс SPI з підтримкою режимів ведучий/підлеглий.
Програмований сторожовий таймер з вбудованим генератором.
Вбудований аналоговий компаратор.
Спеціальні можливості мікро контролера.
Скидання при подачі живлення і програмована схема скидання при зниженні напруги живлення.
Вбудований RC-генератор, що калібрується.
Зовнішні і внутрішні джерела переривань.
Шість режимів зниження енергоспоживання: холостий хід (Idle), зменшення шумів АЦП, економічний (Power-save), виключення (Power-down), черговий (Standby) і розширений черговий (Extended Standby)
Програмний вибір тактової частоти
Конфігураційний біт для перекладу в режим сумісності з ATmega103
Загальне виключення підтягаючих резисторів на всіх лініях портів введення-виводу
Уведення-виведення і корпуси
53 програмуємі лінії введення-виводу
64-выв. корпус TQFP
Робоча напруга
2.7 - 5.5В для ATmega128L
4.5 - 5.5В для ATmega128
Градації по швидкодії
0 - 8 Мгц для ATmega128L
0 - 16 Мгц для ATmega128
Короткий огляд:
ATmega128 - малопотужний 8-разр. КМОП мікроконтролер, заснований на розширеній RISC-архітектурі AVR. За рахунок виконання більшості інструкцій за один машинний цикл ATmega128 досягає продуктивності 1 млн. операцій в секунду/МГц, що дозволяє проектувальникам систем оптимізувати співвідношення енергоспоживання і швидкодії.
Ядро AVR поєднує багатий набір інструкцій з 32 універсальними робочими регістрами. Все 32 регістри безпосередньо підключено до арифметико-логічного пристрою (АЛУ), який дозволяє вказати два різні регістри в одній інструкції і виконати її за один цикл. Дана архітектура володіє більшою ефективністю коду за рахунок досягнення продуктивності в 10 разів вище в порівнянні із звичайними CISC-мікроконтролерами.
ATmega128 містить наступні елементи: 128 кбайт внутрісистемно програмованої флэш-пам'яті з підтримкою читання під час запису, 4 кбайт ЕСППЗУ, 4 кбайт статичного ОЗУ, 53 лінії універсального введення-виводу, 32 універсальні робочі регістра, лічильник реального часу (RTC), чотири гнучкі таймери-лічильники з режимами порівняння і ШИМ, 2 УСАПП, двухпроводний послідовний інтерфейс орієнтований на передачу байт, 8-канальний 10-разр. АЦП з опціональним диференціальним входом з програмованим коефіцієнтом посилення, програмований сторожовий таймер з внутрішнім генератором, послідовний порт SPI, випробувальний інтерфейс JTAG сумісний із стандартом IEEE 1149.1, який також використовується для доступу до вбудованої системи відладці і для програмування, а також шість програмно вибираних режимів зменшення потужності. Режим холостого ходу (Idle) зупиняє ЦПУ, але при цьому підтримуючи роботу статичного ОЗУ, таймерів-лічильників, SPI-порту і системи переривань. Режим виключення (Powerdown) дозволяє зберегти вміст регістрів, при зупиненому генераторі і виключенні вбудованих функцій до наступного переривання або апаратного скидання. У економічному режимі (Power-save) асинхронний таймер продовжує роботу, дозволяючи користувачеві зберегти функцію відліку часу в той час, коли решта частини контроллера знаходиться в стані сну. Режим зниження шумів АЦП (ADC Noise Reduction) зупиняє ЦПУ і всі модулі введення-виводу, окрім асинхронного таймера і АЦП для мінімізації імпульсних шумів в процесі перетворення АЦП. У черговому режимі (Standby) кварцевый/резонаторный генератор продовжують роботу, а решта частини мікроконтролера знаходиться в режимі сну. Даний режим характеризується малою споживаною потужністю, але при цьому дозволяє досягти найшвидшого повернення в робочий режим. У розширеному черговому режимі (Extended Standby) основний генератор і асинхронний таймер продовжують працювати.