Генератор випадкових чисел (стр. 2 из 3)
Розробка структурної схеми пристрою
Структурна схема пристрою повина складатися з структурних блоків, які були розлянуті у попередньому розділі цього документу.
Структурна схема має послідовний характер поєднання блоків, за винятком блоку рахунку та блоку перебудови коефіцієнтів, які поєднані кільцовим засобом.
Разработана структурна схема представлена у документі ГРУПА.xxxxxx.123 Е1.
Опис принципу дії за структурною схемою.
Розглянувши структурну схему, яка представлена у документі ГРУПА.xxxxxx.123 Е1, видно, що вона має послідовний характер поєднання блоків, за винятком блоку рахунку та блоку перебудови коефіцієнтів, які поєднані кільцовим засобом.
При натисканні користувачем на кнопку запуску пристрою на виході блоку запуску формуються сигнали, які запускають генератор імпульсів та блок формквання затримки. Поки користувач тримає кнопку – генератор імпульсів формує на виході прямокутні імпульси певної частоти, які підраховує блок рахунку. Коли користувач припине тримати кпонку запуску – генератор імпульсів перестане формувати імпульси, таким чином на виході блоку рахунку буде зафіксовано випадкове число, яке буде відображаться за допомогою блоку індикації. Час індикації залежить від часу затримки, яке формується на виході блоку затримки після відпускання користувачем кнопки запуску.
Коли блок рахунку дорахує вхідні імпульси до крайнього значення діапазону, блок перебудови коефіцієнтів скине блок рахунку у нульовий стан. Таким чином забезпечується потрібний користувачеві діапазон випадкових чисел, що генерується.
Вибір і обґрунтування елементної бази
Вибір і обґрунтування серії мікросхем.
Для забезпечення потрібних технічних характеристик пристою потрібно правильно здійснити вибір елементної бази составу пристрою. Використання мікросхем серії К555 дає можливість зменшити собівартість приладу, та здатність працювати на більш великих частотах.
Відмінною рисою мікросхем К555 є те, що вони розроблені за технологією ТТЛШ. Від мікросхем серії К155 їх відрізняє наявність в активних елементах схеми діодів Шотки, що шунтуют колекторні переходи транзисторів. Діод Шотки має більш низьке пряме падіння напруги, чим кремнієвий p-n перехід, і охороняє транзистор від насичення.
Уведення діодів Шотки виключає нагромадження зарядів, що збільшують час вимикання транзистора і сприяє стабільності часових параметрів транзистора в робочому діапазоні температур, тому швидкість переключення схеми зростає в порівнянні з ІС К155, виконаних без діодів Шотки.
У мікросхемах, виконаних на ТТЛ і ТТЛШ, переключення супроводжуються кидками струму в ланцюзі живлення, споживаний потужність росте з частотою. У статичному режимі мікросхеми ТТЛШ споживають практично таку ж потужність, як мікросхеми ТТЛ. Однак при частоті переключення порядку 50 Мгц потужність, що розсіюється, подвоюється, а при 100 Мгц - потроюється.
Виходячи з вищеописаних достоїнств серії К555, ця серія обрана в якості основний, використовуваної в пристрої.
Мікросхема К555ЛА3
Мікросхема К555ЛА3 являє собою чотири логічних елементи 2І-НІ.
Умовне графічне позначення мікросхеми К555ЛА3 приведено на рис.1.
 |
Рис. 1.
Робота логічного елемента мікросхеми описується таблицею 1.
| Входи | Вихід | |
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Таблиця 1.
Мікросхема К555ИЕ20
Мікросхема К555ИЕ20 являє собою два чотирирозрядних асинхроних лічильника.
Кожний із лічильників має у своєму склаі два дільника: дільник на два (вхід C1, вихід Q0) и дільник на п’ять (вхід C2, вихіди Q1, Q2, Q3). Зміна станів здійснюється по негативним фронтам імпульсів на входах C.
Для отримання двійково-десятичного лічильника вихід Q0 з'єднують зі входом C2.
Для асинхронного скидання лічильника треба на вхід R подати рівень логічної одиниці. У режимі рахунку на вході R повинен бути рівень логічного нуля.
Умовне графічне позначення наведене на рис.2.
 |
Рис. 2.
Мікросхема К555ИД18
Мікросхема К555ИД18 являє собою дешифратор-перетворювач двійково-десяткового коду у семисегментний.
Мікросхема призначена для керування сімисегментними світлодіоднимі індикаторами з об'єднаними анодами типу АЛС324Б. Структура дешифратора-перетворювача дозволяє забезпечити кілька функцій керування. Перша з них - звичайне перетворення двоїчно-десяткового коду в сімисегментний реалізується при LT=RBI=1 і ілюструється з першої по шістнадцяту рядками таблиці істинності. У цьому режимі вивід BI/RBO є входом, на якому встановлюють або рівень логічної «1», або його залишають вільним. Для гасіння індикаторів на вхід BI/RBO досить подати рівень логічного «0», а стану інших входів при цьому можуть бути довільними.
Наступний режим - це режим бланкування, що реалізується при LT=1 і RBI=0. У цьому режимі вивід BI/RBO є виходом, на якому з'являється рівень логічного «0», якщо на вході DI є присутнім нуль. При цьому всі сегменти індикатора гаснуть. У той же час при надходженні на вхід DI будь-якого однорозрядного десяткового числа відмінного від нуля, дешифратор виконує звичайні функції перетворення з відображанням. Таке селективне гасіння забезпечує вимикання світних нулів у старших значущих розрядах багаторозрядних десяткових чисел. У цьому випадку вивід BI/RBO дешифратора старших розрядів з'єднують із входом RBI дешифратора розрядів з меншою вагою, вихід BI/RBO якого з'єднують із входом RBI наступного дешифратора і т.д.
Для контролю працездатності індикаторів уведена ще одна функція - примусове відображання всіх сегментів (останній рядок таблиці істинності). У даному режимі LT=0, а вивід BI/RBO використовується подібно тому, як він був задіяний у режимі звичайного перетворення.
Таблиця 2.
| Код | Входи | BI/RBO | Виходи | |||||||||||
| LT | RBI | DI8 | DI4 | DI2 | DI1 | G | F | E | D | C | B | A | ||
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| 2 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 |
| 3 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 4 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 |
| 5 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| 6 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 7 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 |
| 8 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 9 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 10 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 |
| 11 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| 12 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 |
| 13 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 |
| 14 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 |
| 15 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| BI/RBO | X | X | X | X | X | X | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| RBI | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| LT | 0 | X | X | X | X | X | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
 |
Рис. 3.
Умовне графічне позначення наведено на рис.3.
Мікросхема К555ЛА1
Мікросхема К555ЛА2 являє собою два логічних елементи 4І-НІ.
 |
Рис. 4.
Умовне графічне позначення мікросхеми К555ЛА2 приведено на рис.4.
Робота логічного елемента мікросхеми описується таблицею 3.
Таблиця 3.
| Входи | Вихід | |||
| 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 0 |
Вибір індикаторів.
Для відображення інформації треба використовувати семісегментні знакосітезуючі індикатори. Індикатор АЛС324Б відповідає усім вимогам, які пред'являються до індикатора. Одна з вимог – елементи індикатора повині бути з спільним анодом.
Розробка та опис принципу дії принципової схеми пристрою
Розробка принципової схеми пристрою
Розглянувши стуктурну схему, яка представлена у документі ГРУПА.xxxxxx.123 Е1, видно, що вона складається з наступних структурних блоків: