Схема електрична принципова модуля на базі 8-розрядного мікропроцесора (стр. 3 из 4)
Рисунок 2.2.2. - Цикли і стани МП
Спочатку кожного машинного циклу ЦП видає на шину даних вісім розрядів інформації, що характеризує стан внутрішніх вузлів МП. Ця інформація знаходиться на шині даних протягом дії сигналу SYNC, що завжди з'являється в першому такті будь-якого машинного циклу. Інформація про стан МП по сигналу стробувидачі слова стану записується в спеціальний зовнішній регістр стану і зберігається в ньому до появи наступного стробу, тобто протягом усього часу машинного циклу, що залишився. Строб видачі слова стану формується поза МП логічним перемножуванням сигналів Ф1 і SYNC, як показано на рисунку 2.2.3. Таким чином, шина даних протягом короткого проміжку часу використовується для видачі і запису в зовнішній регістр слова стану внутрішніх вузлів МП, в інший час – за своїм прямим призначенням.
Рисунок 2.2.3. - Видача слова стану внутрішніх вузлів МП
Здавалося б природним для видачі інформації про стан МП використовувати додаткові висновки, аналогічні тим, що використовуються для видачі сигналів WR, DBIN, SYNC і ін., однак припустиме число виводів, що підключаються до одного кристала ІМС, дуже обмежено. Штучне мультиплексування шини даних дозволяє зменшити число виводів МП.
Інформація про стан внутрішніх вузлів МП показує, які дії будуть виконуватися протягом поточного машинного циклу. Існує 10 різновидів машинних циклів і відповідних їм різних слів стану МП, приведених у табл.2.2.2, де кожен розряд слова формує відповідний сигнал. Назви і призначення цих сигналів зазначені в табл.2.2.З.
Таблиця 2.2.2. Значення розрядів слова стану МП
для різних машинних циклів.
| №п/п | Тип машинного циклу | D7 | D6 | D5 | D4 | D3 | D2 | D1 | DO |
| 1. | Вибір команди (Мі) | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 2. | Читання з пам'яті | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 3. | Запис у пам'ять | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 4. | Читання стека | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
| 5. | Запис у стек | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 6. | Уведення | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |
| 7. | Висновок | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 8. | Підтвердження | ||||||||
| Дозволу переривання | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | |
| 9. | Підтвердження | ||||||||
| зупинки | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | |
| 10. | Підтвердження | ||||||||
| переривання зупинці | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 |
Таблиця 2.2.3. Призначення розрядів слова стану МП.
| Розряд | Позначення і найменування сигналу | Призначення розряду | ||
| D7 | MEMR | Читання з пам'яті | Вказує на те, що в даному циклі буде вироблятися читання з пам'яті | |
| D6 | ЮТ | Введения | На шинах адресу установлений номер пристрою введення. Передбачається введення інформації в ЦП | |
| D5 | Ml | Вибір першого байта | Поточний цикл служить для вибору першого байта команди | |
| D4 | OUT | Висновок | На шинах адресу установлений номер пристрою виведення. Передбачається виведення інформації при сигналі WR | |
| D3 | HLTA | Підтвердження зупинки | Відгук на команду HLT. Підтверджує зупинку | |
| D2 | STACK | Стік | На шинах адресу встановлена адреса з покажчика стека | |
| Dl | WO | Запис чи виведення | На шинах даних знаходиться інформація для запису в пам'ять чи для виведення на зовнішній пристрій | |
| DO | ШТА | Підтвердження Переривання | Стробування номера запиту на переривання при дійсному сигналі DBIN | |
Формування керуючих сигналів.
Взаємодія МП із пам'яттю і пристроями введення-виведення здійснюється по сигналах шини керування. Частина сигналів надходить на цю шину безпосередньо. Інша частина сигналів, такі як I/OR, I/OW, MEMR, MEMW, формується відповідно до інформації, збереженої в регістрі слова стану fPSWY.
2.3. Принцип роботи пристрою згідно схеми електричної принципової
Блок процесора містить у собі МП ВІС D3, генератор тактових імпульсів D2, системний контролер D6, підсилювачі MAD4 і D5, підсилювач сигналів МП ВІС D7.
Клавіша SB1 служить для подачі сигналу початкової установки МП ВІС, тривалість якого визначається ланцюгом R2, С2. Діод VD1 дозволяє здійснити швидкий розряд С2 навіть при короткочасному зникненні живлячої напруги. Ланцюг СІ, BQ1 задає частоту генератора тактових імпульсів. Набори резисторів Е1... ЕЗ служать для узгодження сигналів МА і МД. Виходи IMCD4, D5, D6 переводяться в третій стан при захопленні магістралей по сигналу КГЕК, що виробляється елементом D1. Резистор забезпечує високий рівень на вході D1 при відсутності в системі модуля з контролером ПДП, що виробляє сигнал BUSEN.
Блок запам'ятовуючих пристроїв містить ПЗП і схему дешифрації адреси. Дешифратор адреси формує сигнали вибірки CS1 для ПЗП в такому вигляді: ПЗП з 0000Н по 07FFH.
Блок дешифрації адреси ПВВ видає вісім стробіруючих імпульсів низького рівня для регістрів введення і виведення мікро-ЕОМ. Формування здійснює ПЗП D30, що дешифрує чотири молодших розряди МА і сигнал запису в ПВВ. ПЗП відмикається по сигналу з логічної схеми D27... D29. Елементом D27 схеми виконується дешифрація інших розрядів адреси, а елемент D28 служить для одержання сигналу звертання до ПВВ (читання чи запису). Для заборони роботи ПВВ мікро-ЕОМ під час циклів заборони роботи ПВВ мікро-ЕОМ під час циклів ПДП служить сигнал BUSEN. За допомогою перемикача SA4 можна також відключати ПВВ мікро-ЕОМ. Імпульс, що відмикає, для ПЗП D30 формується елементом D29 при надходженні на його входи високих рівнів. Резисторна матриця служить навантаженням виходів з відкритим колектором ПЗП, а резистори R18. R19 формують високі рівні.
3. Експлуатаційний розділ
3.1. Ініціалізація програмуємих ВІС
Програма ініціалізації мікросхем виконує налагодження портів вводу-виводу мікросхем та встановлює параметри дільника та входів мікросхеми по яким буде виконуватися переривання. Також налагоджуються переривання по таймеру. Всі інші переривання забороняються.
Програму тестування та програму ініціалізації ВІС приведено в пункті 3.2.
3.2. Тест перевірки окремих вузлів або пристрою
Тест-програма перевірки роботи модуля процесора написана мовою асемблера МП 8080.
ORG0000Н; Початок
MVIА, 90Н; Програмування
OUT08Н; ПШ
IN05H; Читання інф. з порту А
STA0800Н; Запис у комірку пам'яті
XRAА; Очищення А
LXIН,0800Н; Початок ОЗП
MVIА,55Н; в А 01010101
Ml: MOVМ, А; Записати в пам'ять
INXН; На наступний адресу ОЗП
MOVC, А; Зберегти А
MOVA, H; Значення Н в А
CPI1 OH; Кінець ОЗП
MOVA, C;
JNZMl; Якщо ні, йти на Ml
LXIH,0800H; Початок ОЗП
М2: CMPM;
JNZM3; Указати на помилку
INХН; Збільшити адресу
MOVС, А;
MOVА, Н;
СРІІОН; Кінець ОЗП
MOVА, С;
JNZМ2; Якщо ні, йти на М2
HLTКінець програми
Таблиця 3.2.1. - Тест-таблиця для налагодження
МП модуля в покроковому режимі.
| №п/п | Адреса | Дані | MRDC | MWTC | IORC | IOWC | Команда | ||
| 1 | 0000 0001 | ЗЕ 90 | 0 0 | 1 1 | 1 16 | 1 1 | MVT А, 90Н | ||
 2 | 0002 | 03 | 0 | ■ | |||||
| 0003 | 08 | 0 | OUT 08Н | ||||||
| 0008 | 90 | 1 | 0 | ||||||
| 3 | 0004 | 08 | 0 | ||||||
| 0005 | 05 | 0 | IN 05Н | ||||||
| 0006 | 55 | 1 | 0 | ||||||
| 4 | 0007 0008 | 33 00 | 0 0 | STA 0800Н | |||||
| 0009 | 08 | 01 | 0 | ||||||
| 080A | 55 | ||||||||
| 5 | 0000 | AF | 0 | XRAA | |||||
| 6 | 0001 | 21 | 0 | ||||||
| 0002 | 00 | 0 | LXI | ||||||
| 0003 | 08 | 0 | H,0800H | ||||||
| 7 | 0004 0005 | ЗЕ 55 | 0 0 | MVIA,55H | |||||
| 8 | 0006 | 77 | 0 | MOVM,A | |||||
| 0807 | 55 | 1 | 0 | ||||||
| 9 | 0007 | 23 | 0 | 1 | INXH | ||||
Хоча модуль і здається простим, наявність у ньому тісного взаємозв'язку між апаратними засобами і програмним забезпеченням приводить до того, що навіть незначна несправність у апаратурі або в програмному забезпеченні приводить до непрацездатності мікро-ЕОМ.
Почати налагодження мікро-ЕОМ доцільно з перевірки омметром усіх зв'язків на монтажній платі й усунення виявлених дефектів монтажу. З особливою старанністю варто перевірити наявність електричних зв'язків між виводами живлення мікросхем і контактами джерела живлення. Щупами омметра необхідно торкатися безпосередньо виводів мікросхем - це допоможе знайти дефекти пайки. Потім перевіряють наявність живлячої напруги на виводах мікропроцесора і на інших мікросхемах модуля.
Наступний етап - перевірка схеми формування синхроімпульсів. Для цього буде потрібно осцилограф. Переконавши в наявності синхроімпульсів Ф1 і Ф2 на виводах мікропроцесора, переходять до перевірки функціонування блоку центрального процесора при постійно діючій на шині даних команді NOP(00Н). Код команди 00 примусово подають на шину даних за допомогою перемичок.