Дискретная техника (стр. 3 из 6)
Мультиплексор «два к одному».
Для переключения входных сигналов используется один внешний сигнал.
Мультиплексоры обладают двумя группами входов и одним, реже двумя – взаимодополняющими выходами.
Одни входы информационные, а другие – управляющие. К управляющим относятся адресные и разрешающие (стробирующие) входы.
Набор сигналов на адресных входах определяет конкретный информационный вход, который будет соединён с выходом.
Разрешающий вход управляет одновременно всеми информационными входами, независимо от состояния адресных входов. Запрещающий сигнал на этом входе блокирует действие всего устройства. Наличие разрешающего входа расширяет функциональные возможности мультиплексора, позволяя синхронизировать его работу с работой других узлов цифровой схемы.
Мультиплексор «четыре к одному».
Содержит четыре информационных входа D0 .. D3, два адресных входа A и B и разрешающий вход V.
Двоичные числа, характеризующие сигналы на входах A и B, эквивалентны индексу задействованного информационного входа.
Таблица истинности.
| Входы | Выход F | ||
| V | A | B | |
| 0 | 0 | 0 | D0 |
| 0 | 0 | 1 | D1 |
| 0 | 1 | 0 | D2 |
| 0 | 1 | 1 | D3 |
| 1 | X | X | 0 |
Демультиплексоры.
Демультиплексоры в функциональном отношении противоположны мультплексорам.
Сигналы с одного информационного входа распределяются в желаемой последовательности по нескольким выходам. Выбор нужной выходной линии обеспечивается кодом на адресных входах.
При m адресных входах демультиплексор может иметь до 2m выходов.
Демультиплексоры «один к двум».
Вход X – информационный.
Вход А – адресный, потенциал на этом входе определяет, к какому из выходов будет подключен вход Х.
A=0 -> F0=X
A=1 -> F1=X
Демультиплексор «один к четырем»
А и В – адресные входы;
Х – информационный вход;
V – разрешающий вход.
| Входы | Выходы | ||||||
| B | A | X | V | F0 | F1 | F2 | F3 |
| 0 | 0 | 0/1 | 0 | X | 1 | 1 | 1 |
| 0 | 1 | 0/1 | 0 | 1 | X | 1 | 1 |
| 1 | 0 | 0/1 | 0 | 1 | 1 | X | 1 |
| 1 | 1 | 0/1 | 0 | 1 | 1 | 1 | X |
| 0 | 0 | 0/1 | 1 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0/1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 0/1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 0/1 | 1 | 1 | 1 | 1 | 0 |
Шифраторы и дешифраторы
При вводе данных в ЭВМ производится их преобразование из одной системы счисления в другую. Например, из десятичной системы в двоичную систему. При выводе результатов вычислений может понадобиться преобразовать данные обратно. Эти операции выполняют специальные устройства: шифраторы и дешифраторы.
Шифратор – это комбинационная схема, которая из сигналов, полученных по m входным линиям, генерирует код на n выходных линиях.
Элементарный шифратор можно построить на элементах ИЛИ. Если шифратор имеет m=2n входов, то он может иметь n выходов. Такой шифратор называется полным.
Десятично-двоичный шифратор.
Дешифратор – это комбинационная схема, которая может быть построена на элементах И, и которая имеет nвходов и 2nвыходов (но может быть выходов и меньше). Дешифратор осуществляет преобразование комбинации сигналов на его входах, в сигнал на одном из его выходов. То есть определённая комбинация входных сигналов соответствует активному состоянию одного из выходов дешифратора.
Двоично-десятичный дешифратор.
Цифровые компараторы
(Схемы сравнения кодов).
- комбинационные логические устройства, предназначенные для сравнения чисел, представленных в виде двоичных кодов.
Число входов компаратора определяется разрядностью сравниваемых кодов. На выходах компаратора обычно формируются три сигнала:
F= - равенство кодов;
F> - числовой эквивалент первого кода больше числового эквивалента второго кода;
F< - числовой эквивалент первого кода меньше числового эквивалента второго кода;
Работу одноразрядного компаратора поясняет таблица истинности:
| Входы | Выходы | |||
| X1 | X2 | F= | F> | F< |
| 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 1 | 1 | 0 | 0 |
Логические выражения для выходов будут иметь вид:
F= = X1’X2’+X1X2
F> = X1X2’
F< = X1’X2
Выражение для F= имеет в цифровой схемотехнике большое значение и называется Исключающее ИЛИ-НЕ и является инверсией для другой функции, которая называется «Исключающее ИЛИ», «сумма по модулю 2» или «операция XOR».
Многоразрядные схемы сравнения
На практике гораздо чаще приходится сталкиваться с задачей построения схем для сравнения многоразрядных двоичных кодов. Такая схема может быть построена на основе поразрядных схем сравнения, но может быть синтезирована и как специальная структура.
Рассмотрим подробнее второй способ. Для его реализации нужно записать таблицу истинности для необходимых входных кодов и по этой таблице составить аналитические выражения для каждого из выходов. Полученные выражения можно попробовать собрать в комбинации и упростить.
Пример: построение компаратора для неполной кодовой последовательности.
Построить схему сравнения кодов для чисел {3,6,7}
Составим таблицу истинности, описывающую состояния данного устройства:
| Входы первого числа | Входы второго числа | Выходы компаратора | ||||||
| Х1 | Х2 | Х3 | Х4 | Х5 | Х6 | F= | F> | F< |
| 0 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 1 | |||
| 1 | 1 | 1 | 0 | 0 | 1 | |||
| 1 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 | 0 | 0 | |||
| 1 | 1 | 1 | 0 | 0 | 1 | |||
| 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | |||
| 1 | 1 | 1 | 1 | 0 | 0 | |||
F= = X1’X2Х3Х4’X5X6+ X1X2X3’X4X5X6’ + X1X2X3X4X5X6
F= = X2Х3X5X6 ( X1’X4’ + X1X4 ) + X1X2X4X5 ( X3’X6’ + X3X6 )
F= = X2X5 [ X3X6 ( X1’X4’ + X1X4 ) + X1X4 ( X3’X6’ + X3X6 ) ]
F> = X1X2X3’X4’X5X6 + X1X2X3X4’X5X6 + X1X2X3X4X5X6’
F> = X1X2X5 ( X3’X4’X6 + X3X4’X6 + X3X4X6’ )
F> = X1X2X5 ( X4’X6 + X3X4’X6 )
F< = X1’X2X3X4X5X6’ + X1’X2X3X4X5X6 + X1X2X3’X4X5X6
F< = X2X4X5 ( X1’X3X6’ + X1’X3X6 + X1X3’X6 )
F< = X2X4X5 ( X1’X3 + X1X3’X6 )
В итоге мы получим сложное устройство, состоящее из трёх комбинационных схем, которое в общем виде можно изобразить так:
Каждую из отдельных схем в составе устройства можно изобразить отдельно.
Формирователь выхода «Равенство кодов»
Формирователь выхода «Больше»
Формирователь выхода «Меньше».
Арифметические устройства
Другой класс приборов, используемых в дискретной технике предназначен для выполнения арифметических действий с двоичными числами: сложения, вычитания, умножения, деления.
К арифметическим устройствам относятся также схемы, выполняющие специальные арифметические операции, такие как выявление чётности заданных чисел и сравнение двух чисел.
Особенность арифметических устройств состоит в том, что сигналам приписываются не логические, а арифметические значения «1» и «0» и действия над ними подчиняются законам двоичной арифметики.
Основы двоичной арифметики.
Двоичное сложение.
Сложение в DEC:
| 1 | 1 | 2 | 5 | 6 |
| + | + | |||
| 1 | 9 | 7 | 7 | |
| 3 | 0 | 3 | 3 | 3 |
Таблица сложения в BIN:
0+0=0 0+1=1 1+0=1 1+1=10
При сложении двух единиц получается ноль и единица переноса в более старший разряд.
Примеры двоичного сложения:
| 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | |
| + | + | + | + | ||||||||
| 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | ||||
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 |
Сложение в ЭВМ выполняют специальные устройства – сумматоры.
Двоичное умножение.
Таблица умножения в BIN:
0*0=0 0*1=01*0=01*1=1
Примеры умножения в двоичной системе
| 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| * | * | * | * | |||||||
| 1 | 1 | 1 | 1 | 1 | 0 | |||||
| 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
| + | + | |||||||||
| 1 | 1 | 0 | 1 | 1 | 1 | |||||
| 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 |
Как видно из примеров операция умножения может быть заменена операциями сложения со сдвигом влево.