Дискретная техника (стр. 4 из 6)
Число дополнение.
Если в двоичном числе все нули заменить на единицы, а все единицы на нули (инвертировать число), и прибавить единицу, то получится число дополнение к начальному числу.
Пример: дано число: 10011 Инверпсия: 01100 Дополнение: 01101
Двоичное вычитание.
Вычитание двоичных чисел в ЭВМ может быть заменено операцией сложения первого числа с числом дополнением вычитаемого с учётом старшего разряда результата.
Пример:
10-5=5 1010-101=101
Алгоритм вычитания:
1. Определить дополнение вычитаемого;
2. Сложить полученное дополнение с уменьшаемым;
3. Из полученной суммы вычесть число, состоящее из единицы в старшем разряде и нулей в остальных разрядах.
Двоичное деление.
Двоичное деление может быть заменено многократным сложением со сдвигом вправо.
Поскольку числа в любой системе счисления могут быть представлены в двоичной системе, то операции над ними могут быть произведены в двоичных вычислительных устройствах.
Сумматоры
Сумматоры – функциональные узлы, выполняющие операцию сложения чисел. В устройствах цифровой техники суммирование осуществляется в двоичном или, реже, в двоично-десятичном коде.
Простейшим суммирующим элементом является полусумматор. Он имеет два входа A и B для двух слагаемых и два выхода: S – сумма и P – перенос.
Таблица истинности полусумматора
| Входы | Выходы | ||
| A | B | P | S |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Логическая структура полусумматора такова, что состояние выхода S отображает бит суммы , а выход P – бит переноса.
Полный сумматор.
Процедуру сложения двух n-разрядных двоичных чисел можно представить следующим образом.
1. Сложение цифр A1 и B1 младшего разряда даёт бит суммы S1 и бит переноса P1.
2. В следующем (втором) разряде происходит сложение цифр P1, A2 и B2, которые формируют сумму S2 и перенос P2.
3. Операция длится до тех пор, пока не будет сложена каждая пара цифр во всех разрядах. Результатом сложения будет число S=PnSn…S1, где Pn и Si отображают 1 или 0, полученные в результате поразрядного сложения.
Устройство суммирования двух многоразрядных чисел должно иметь, три входа: два для слагаемых Ai и Bi и один для сигнала переноса Pi-1 из предыдущего разряда.
К155ИМ3 четырёхразрядный сумматор.
Вычитатели (субтракторы) – схемы, выполняющие вычитание одного двоичного числа из другого.
В цифровой схемотехнике операции вычитания обычно заменяются сложением уменьшаемого с вычитаемым, представленным в дополнительном коде.
Отдельные микросхемы вычитателей не выпускаются, и могут быть построены на основе сумматоров и преобразователей кодов.
Умножители – умножение двоичных чисел сводится к суммированию множимого, сдвинутого в каждом слагаемом на необходимое количество разрядов. Поэтому умножитель можно построить на сумматорах и сдвигающих регистрах.
В микросхемном исполнении выпускаются устройства умножения для малоразрядных чисел. Например, К564ИП5, К531ИК1П, К531ИК2П
Последовательностные устройства
Последовательностные устройства обладают памятью.
Память – это свойство системы достаточно долго сохранять своё состояние.
При анализе схем последовательностных устройств следует иметь в виду, что при изменении сигналов на входах, состояние выходов меняется с учётом текущего состояния устройства.
Последовательностные устройства собираются на основе комбинационных схем.
Признаком последовательностного устройства является наличие в схеме обратных связей.
Простейшими примерами последовательностных устройств являются триггеры. К более сложным устройствам относятся счётчики, регистры, запоминающие устройства.
Триггеры.
RS-триггер с разделённой установкой в 0 и 1.
Такой триггер имеет два входа R и S. При комбинации на входах:
S=1; R=0 - выход Q=1
S=0; R=1 - Q=0
S=0; R=0 - триггер сохраняет прежнее состояние
S=1; R=1 - состояние неопределённости.
RS-триггер - это элементарный цифровой автомат с двумя устойчивыми состояниями.
Аналогичная схема может быть построена на элементах И-НЕ, но она будет иметь некоторые особенности pаботы.
Асинхронный RS-триггер с инверсными входами.
RS-триггер с инверсными входами изменяет своё состояние под воздействием инверсных значений входных сигналов.
В режиме хранения информации необходимо поддерживать на входах R и S потенциалы: 0 для триггера с прямыми входами и 1 для триггера с инверсными входами.
Синхронный тактируемый RS-триггер.
Синхронный или тактируемый RS-триггер имеет синхровход С, который при С=1 разрешает переключение, а при С=0 триггер не реагирует на сигналы по входам R и S.
D-триггер задержки.
D-триггер задержки имеет один информационный вход D и вход синхроимпульсов C.
Основное назначение D-триггера это задержка и хранение сигнала, поданного на вход D до прихода следующего синхроимпульса на входе С.
Или иными словами, одноступенчатый D-триггер задерживает распространение входного сигнала на время паузы между синхронизирующими сигналами.
Универсальный JK-триггер.
JK-триггер работает по принципу RS-триггера, но для него комбинация J=1, K=1 не является запрещённой. При такой комбинации сигналов на входах, этот триггер изменяет своё состояние на противоположное с каждым следующим синхроимпульсом.
JK-триггер обычно реализуется по двухступенчатой схеме. При С=1 входная функция записывается в первый триггер, при С=0 входная функция из первого триггера переписывается во второй триггер.
Счётный T-триггер.
T-триггер изменяет своё состояние с приходом каждого входного импульса.
Такой триггер может быть реализован на основе JK-триггера при J=1 и K=1. В этом случае сигнал на входе С становится тактовым сигналом Т и JK-триггер начинает работать как счётный Т-триггер.
Счетчики.
Счетчик – это узел ЭВМ, подсчитывающий количество электрических импульсов на его входе.
Счётчики строятся на основе JK-триггеров и счётных D-триггеров.
При построении счётчика на основе D-триггеров счётные входы триггеров соединяют с инверсными выходами предыдущих триггеров.
Диаграммы двоичного четырёхразрядного счётчика на D-триггерах.
Как видно, каждый последующий триггер осуществляет деление частоты входных, для него, импульсов на два. По этой причине счётчики часто используют как делители частоты импульсов.
Состояние счётчика (количество поступивших на его вход импульсов после установки в «0») однозначно определяется состоянием его триггеров.
В частности, для четырехразрядного счётчика состояние q может быть определено по формуле:
q=p1Q1+p2Q2+p3Q3+p4Q4
где:Qi = «0» или «1» – состояние I-го триггера;
Pi = 2i-1 вес I-го разряда счётчика.
Счётчик может быть построен так, что работает в весовом коде 1-2-4-8, а может быть построен так, что его весовой код будет другим.
Счётчик с коэффициентом пересчёта отличным от 2n.
Принцип построения счётчика с чётным коэффициентом счёта отличным от 2n рассмотрим на примере десятичного счётчика.
Для реализации этого принципа необходимо чтобы при достижении счётчиком состояния 10, был подан импульс установки всех его разрядов в нуль, после чего счётчик начнёт счёт сначала. Число 10 в двоичной системе выражается как 1010bin , то есть триггеры 4-х разрядного счётчика должны при достижении состояния Q1=0, Q2=1, Q3=0, Q4=1 активизировать схему установки всех разрядов в нуль.
Проще всего объединить сигналы с выходов Q4 и Q2 с помощью схемы «И-НЕ» и подать сигнал на входы R для установки триггеров в нуль.
Вход R триггера T1 не обязательно связывать с выходом элемента «И-НЕ», так как в момент сброса триггера Т1 и так находится в нулевом состоянии. Аналогично может быть построен любой счётчик с любым коэффициентом пересчёта.
Регистры.
Регистр – узел ЭВМ, предназначенный для временного хранения информации, а также для её преобразования.
Основу регистров составляют триггерные схемы.
Количество триггеров в регистре определяет разрядность записываемых и хранимых в регистре слов данных. При этом, каждый триггер используется для записи одного разряда слова.
4-х разрядный параллельный регистр.
Все разряды двоичного числа вводятся одновременно по входам X1 .. X4.
На вход R подаётся сигнал, высокий уровень этого сигнала разрешает подачу тактового импульса на вход С. Низкий уровень сигнала на входе R устанавливать триггеры регистра в нулевое состояние (очистка регистра).
На входы X1 .. X4 поступают разряды двоичного числа, которые при наличии тактового сигнала на входе С одновременно вводятся в регистр.
Регистр предназначенный для последовательного ввода информации (поразрядно), называют последовательным или сдвиговым, так как последовательный ввод связан с перемещением содержимого регистра.