Преобразование параллельного двоичного кода в код Хэмминга (стр. 2 из 2)

Итак, получаем проверочную матрицу полного кода Хэмминга (15, 11):

Чтобы в матрице информационные и проверочные двоичные символы были разделены, приведем проверочную матрицу H_(15,11) к приведено-ступенчатому виду:

Чтобы получить матрицу Н кода Хэмминга с нужным числом информационных символов, в нашем случае k = 8, необходимо в проверочной матрице полного кода исключить любые T = 3 столбцов, относящиеся к информационным разрядам, т.е. исключить нужное число столбцов весом w≥2. Итак, исключим из матрицы H_{(15, 11)} три столбца с максимальным весом.

Чем больше логических единиц в приписываемых строках проверочной матрицы, тем большей корректирующей способностью обладает разрабатываемый код, но тем больше будет иметь кодек сумматоров по модулю два и тем больше сложность его реализации. Следовательно, вычеркивание столбцов с максимальным весом приводит к уменьшению сложности вышеуказанных блоков. Проверочная матрица H укороченного кода (12, 8) имеет вид:

Главной функцией кодера является формирование проверочных уравнений, правило формирования которых определено проверочной матрицей H_{(12, 8)}. В матрице H_{(12, 8)} символы a₁, a₂, a₃…a₈ – информационные, а a₉, a₁₀, a₁₁, a₁₂ – проверочные, которые могут быть получены путем суммирования по модулю два определенных информационных символов.

Правило формирования проверочного символа для любой кодовой последовательности одинаково и определяется номерами позиций логических единиц в каждой строке проверочной подматрицы проверочной матрицы H_{(12, 8)}. Так символ a₁ формируется путем суммирования по модулю два информационных символов. Итак, устройство кодирования (кодер) реализует нижеследующие уравнения:

a₉ = a₁ + a₂ + a₃ + a₆,

a₁₀ = a₂ + a₃ + a₅ + a₆ + a₇,

a₁₁ = a₃ + a₄ + a₇ + a₈,

a₁₂ = a₁ + a₂ + a₄ + a₅ + a₈,

где под знаком "+" подразумевается суммирование по модулю два.

Используя полученную выше систему формирования проверочных символов, составим структурную схему кодера, представленную на рисунке 2:

Рисунок 2 – Структурная электрическая схема кодера кода Хэмминга

Рассмотрим принцип работы структурной схемы.

На вход кодирующего устройства передаются в параллельном виде информационные символы a₁, a₂, a₃…a₈ . Затем они поступают на блок формирования проверочных символов (БФПС), где из восьми информационных символов формируется 4 проверочных разряда в соответствии с уравнениями кодирования. Закодированная информация из кодирующего устройства передается в параллельном виде.

4. РАЗРАБОТКА ФУНКЦИОНАЛЬНОЙ ЭЛЕКТРИЧЕСКОЙ СХЕМЫ КОДЕРА

Так как функциональная схема служит для разъяснения и конкретизации видов процессов, происходящих в отдельных функциональных блоках, то в данном разделе основное внимание должно быть обращено на выбор и обоснование принципа построения каждого функционального блока кодека, представленного на структурной электрической схеме кодека.

Функциональная схема представляет собой гибрид структурной и принципиальной. Некоторые наиболее простые блоки отображаются на ней, как на структурной схеме, а остальные — как на принципиальной схеме. Функциональная схема дает возможность понять всю логику работы устройства, все его отличия от других подобных устройств, но не позволяет без дополнительной самостоятельной работы воспроизвести это устройство.

Функциональная схема кодера представлена на рисунке 4:

Рисунок 4 – Функциональная электрическая схема кодера кода Хэмминга

Таким образом, кодер состоит из четырёх сумматоров по модулю два, выходы которых соответствуют четырём проверочным символам. В функциональной схеме кодера используется параллельный интерфейс (совокупность средств и методов взаимодействия между элементами системы) ввода и вывода данных. Если один из проверочных символов равен единицы, то в данном канале присутствует ошибка, и, глядя на проверочные уравнения, можно сказать, в каком именно разряде произошла ошибка, если же равно нулю, то ошибки нет в канале информации. В соответствии на выходе кодера формируется наше сообщение (а1..а8) и проверочные символы (а9..а12).

5. РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ ЭЛЕКТРИЧЕСКОЙ СХЕМЫ

КОДЕКА

5.1 ОБОСНОВАНИЕ ВЫБОРА ЭЛЕМЕНТНОЙ БАЗЫ

С целью минимизации веса, габаритов и объема оборудования кодера принципиальная схема кодера выполняется с использованием современных интегральных микросхем (ИМС).

Номенклатура выпускаемых интегральных микросхем обширна. Для построения устройств автоматики и вычислительной техники широкое применение находят цифровые микросхемы, которые изготавливают по стандартной технологии биполярных микросхем транзисторно-транзисторной логики (ТТЛ).

При выборе элементной базы, т.е. конкретной серии и типа ИМС, для разработки принципиальной схемы кодера кода Хэмминга необходимо, чтобы выполнялись следующие условия:

- потребление кодеком электроэнергии должно быть минимальным;

- ИМС должны иметь высокую степень интеграции, что обеспечит минимальный объем оборудования кодека;

- минимальная стоимость ИМС;

- ИМС должны обеспечивать надежную работу кодека и др.

В данной работе выбраны микросхемы серии К555. Отличие их от микросхем серии К155 – использование транзисторов с коллекторными переходами, зашунтированными диодами Шотки. В результате транзисторы микросхем серии К555 не входят в насыщение, что существенно уменьшает задержку выключения транзисторов. К тому же они значительно меньших размеров, что уменьшает емкости их р-n-переходов.

5.2 РАЗРАБОТКА ПРИНЦИПИАЛЬНЫХ СХЕМ ФУНКЦИОНАЛЬНЫХ БЛОКОВ КОДЕРА

Распишем функциональные блоки для построения принципиальной схемы преобразования параллельного двоичного кода в код Хэмминга.

Код параллельно поступает на информационные входы регистра, который представляет собой линейку из триггеров и применяется для накопления (хранения) и сдвига данных. В данном случае используется восьмиразрядный регистр с разрешением записи К555ИР27. Его условное графическое обозначение представлено ниже

1 – вход разрешения записи; 2 – выход информационный первого разряда; 3 – вход информационный первого разряда; 4 – вход информационный второго разряда; 5 – выход информационный второго разряда; 6 – выход информационный третьего разряда; 7 – вход информационный третьего разряда; 8 – вход информационный четвёртого разряда; 9 – выход информационный четвёртого разряда; 12 – выход информационный пятого разряда; 13 – вход информационный пятого разряда; 14 – вход информационный шестого разряда; 15 – выход информационный шестого разряда; 17 – вход информационный седьмого разряда; 18 – вход информационный восьмого разряда; 19 – выход информационный восьмого разряда.

Таблица истинности К555ИР27

В итоге информационные и сформированные проверочные символы поступают на ряд регистров (3), на выходе получаем параллельный код. В этом случае используются четырёхразрядные универсальные регистры К555ИР11А.

Условное графическое обозначение К555ИР11А

Для построения принципиальной схемы блока формирования проверочных символов (БФПС) используются сумматоры серии К555ИМ5. Микросхема представляет собой два одноразрядных полных сумматора.

Условно-графическое изображение