Разработка тестопригодной схемы МПС на базе МП I8080 (стр. 3 из 5)

1 – CS - Выбор микросхемы;

2 – WR – Чтение;

27 – А0 – Запись;

12,13,15 - CAS0- CAS2 – Каскадирование;

14 – GND – Общий;

16 – SP - Выбор ведущего/ведомого режима;

17 – INT - Запрос прерывания на процессор;

18-25 - IR0-IR7 - Запрос прерывания;

26 – INTA - Подтверждение прерывания от процессора;

28 - E+ - Напряжение питания;

Основные характеристики КПП:

Вых. ток в сост. «лог. 0» на ШД=2,0 мА (i⁰_выхШД)

Вых. ток в сост. «лог. 1» на ШД=0,4 мА (i¹_выхШД)

Вых. ток в сост. «лог. 0» на ШУ= 2 мА (i⁰_выхШУ)

Вых. ток в сост. «лог. 1» на Ш= 0,4 мА (i¹_выхШУ)

Вх. ток в сост. «лог. 0» на ШУ, ШД, ША= 10 мкА

Вх. ток в сост. «лог. 1» на ШУ, ШД, ША= 10 мкА

Макс. ёмкость нагр. по ШД, ШУ= 100 пф

Число выводов = 28

Напряжение питания=+5 В

Ток потр.=100 мА

1.2.7 Дешифратор К155ИД6

Условное обозначение Дешифратора представлено в Приложении 1 (DD10)

Основные характеристики:

Входной ток, мА, не более:

низкого уровня ……………………………………… -1,6

высокого уровня ………………………………………0,04

Входное напряжение, В:

низкого уровня, не более ……………………………0,4

высокого уровня не менее ……………………..……2,4

Выходной ток, мА, не более:

низкого уровня ………………………………………16

высокого уровня………………………………………- 0, 4

Средний ток потребления, не более ………………15мА

Напряжение питания…………………………………5В.

1.2.8 Логические элементы

4 логических элемента 2И на К155ЛИ1. Микросхема имеет два входа на каждый элемент, на выходе вырабатывается сигнал логического И.

4 логических элемента 2ИЛИ на К155ЛЛ1. Микросхема имеет два входа на каждый элемент, на выходе вырабатывается сигнал логического ИЛИ.

Условное обозначение Логических элементов представлено в Приложении 1 К155ЛИ1 (DD9.1 - DD9.4); К155ЛЛ1 (DD11);

Основные характеристикиК155ЛИ1 и К155ЛЛ1:

Входной ток, мА, не более:

низкого уровня ………………………………………-1,6

высокого уровня ……………………………………..0,04

Входное напряжение, В:

низкого уровня, не более …………………………….0,4

высокого уровня не менее ……………………………2,4

Выходной ток, мА, не более:

низкого уровня ………………………………………16

высокого уровня…………………………………… - 0, 4

Средний ток потребления, не более ………………15мА

Напряжение питания………………………………….5В.

1.3 Разработка структурной схемы проектируемого устройства

Составные части проектируемого устройства изображаются упрощенно в виде прямоугольников произвольной формы (Рисунок 2 – Структурная схема МПС), т. е. с применением условно-графических обозначений.

Непосредственно рассматривая проектируемую мной МПС на базе I8080 в её составе можно следующие наиболее важных блоки:

Генератор тактовых импульсов (ГТИ) – предназначен для создания последовательностей тактовых импульсов Ф1 и Ф2, а также сигналов готовности Гт, сброса Сбр и строба состояния СС.

Программируемый связной адаптер (ПСА) – представляет собой универсальное приемо-передающее устройство, которое преобразует снимаемую с ШД МПС информацию из параллельной формы в последовательную, пригодную для передачи в линию связи, а также осуществляет обратное преобразование.

Программируемый периферийный адаптер (ППА) – при использовании в качестве интерфейсной БИС позволяет подключать к МПС различное периферийное оборудование без дополнительных логических схем. Инициализация и управление работой ППА осуществляется с использованием шести управляющих и адресующих сигналов, подаваемых низ МПС по линиям управления, 8-разрядного управляющего слова режима, подаваемого от МП через шину данных, а также ряда сигналов, поступающих из внешних устройств.

Программируемый интервальный таймер (ПИТ) – предназначен для реализации различных времязадающих функций. Инициализация и управление работой ПИТ осуществляется с использованием пяти управляющих сигналов, подаваемых от МП по линиям управления, трех 8-разрядных управляющих слов, подаваемых от МП по шине данных, а также трех входных и трех разрешающих сигналов, поступающих от внешних устройств.

Оперативное запоминающее устройство (ОЗУ) – предназначено для временного хранения промежуточных вычислений.

Постоянное запоминающее устройство (ПЗУ) – память программы, в которую записана программа (последовательность выполнения команд) микроЭВМ и постоянные величины (константы), необходимые для ее выполнения.

Микропроцессор (МП) – программно-управляемое устройство, осуществляющее обработку информации и управление ею.

Аналого-цифровой преобразователь (АЦП) – сигналы с аналоговых датчиков V1…V3 преобразует в цифровую форму. С выхода АЦП коды, полученные от аналоговых датчиков сохраняются в памяти для дальнейшей обработки.

Цифро-аналоговый преобразователь – преобразует цифровую информацию в аналоговые сигналы. МПС формирует управляющее воздействие в виде аналогового сигнала с ЦАП. Код поступающий на вход ЦАП формируется как сумма значений полученных после преобразования с АЦП от датчиков V1…V3.

Контроллер приоритета прерываний (КПП) – формирует запрос на прерывание работы МП БИС и выдаёт на шину данных микроЭВМ трехбайтовую команду CALL<A₁><A₂> и ответ на последовательное поступление трех сигналов ОБ. Пр с шины управлении микро-ЭВМ. Обрабатывает запросы на прерывания четырех уровней:

· INT0 – отказ источника питания (датчик аварийной ситуации Х0)

· INT1 – запрос от аварийного датчика

· INT2 – запрос от внешней ЭВМ

· INT3 – запрос с пульта оператора

Пульт оператора (ПО) - пульт управления содержит регистр со светодиодами индикации значений двоичных датчиков Х1…Х5, кнопку сброса, аварийную сигнализацию при сигнале от датчика Х0, тумблер «Останов», опрашиваемый каждый раз в конце программы.

Рисунок 2

1.4 Разработка принципиальной схемы устройства

Принципиальная схема МПС разрабатывается на основе структурной схемы, которая была разработана в предыдущем разделе. Принципиальная схема является самой полной схемой. На ней изображены все элементы которые в дальнейшем будут находиться в печатной плате. Принципиальная схема проектируемого устройства изображена на формате А3 в Приложении_1.

Главным звеном микропроцессорной системы является центральный процессор. Он представляет собой программно-управляемое устройство, предназначенное для обработки цифровой информации и управления процессом этой обработки.

Типовая схема центрального процессора включает в себя микропроцессор КР580ВМ80А(DD1), генератор тактовых импульсов (ГТИ) КР580ГФ24(DD2), системный контроллер (СК) КР580 ВК38 (DD5) и адресные регистры КР580ИР82 (DD3,DD4).

Частота следования синхроимпульсов F1 и F2 в девять раз меньше частоты кварцевого резонатора ZQ1, нужно использовать кварцевый резонатор с частотой 18 КГц. Сопротивление кварцевого резонатора носит индуктивный характер, что приводит к снижению рабочей частоты. Для компенсации индуктивной составляющей резонатора последовательно с ним включается конденсатор емкостью 15-30 пФ.

Кроме тактирования микропроцессора ГТИ используется также как источник системных тактовых сигналов CLK.

Сигнал INT предназначен для начальной установки системных модулей при включении питания. Сигналы HOLD, HLDA, BUSEN реализуют режим прямого доступа к магистрали со стороны других активных модулей системы.

Системный контроллер формирует стробы записи, чтения, сигнал подтверждения прерывания а также буферизирует двунаправленную шину данных.

Построение модулей памяти МПC.

Исходными «кирпичиками» при построении модулей памяти служат отдельные БИС оперативной памяти, а также БИС ПЗУ.

При построении модулей памяти возникают задачи наращивания информационной емкости путем объединения БИС в соответствующую матрицу. Наращивание емкости может производиться двумя путями. Во-первых, можно расширять разрядность путем параллельного включения БИС. Последние в этом случае объединяются по всем выводам, кроме информационных, которые в совокупности образуют расширенную информационную шину.

Второй путь наращивания информационной емкости — объединение БИС памяти по информационным входам — выходам. Кроме них объединяются все остальные входы за исключением входов CS (выбор чипа). Сигналы на этих входах определяют, какой из микросхем необходимо включаться в работу. Максимальное число объединяемых таким образом БИС определяется допустимой емкостной нагрузкой на выходе микросхемы.

В данном случае используются микросхемы ПЗУ КР568РЕ1 – 2К*8 и ОЗУ КР541РУ2 – 1К*4. Выбор нужного слова производится с помощью 11 адресных сигналов А0—А10. Кроме того, эти микросхемы имеют входы CS (выбор чипа), управление этими входами осуществляется с помощью дешифратора типа К155ИД6, выборка микросхемы осуществляется подачей на дешифратор сигналов ADR11-ADR14. Микросхемы ПЗУ (ROM) и ОЗУ (RAM) включаются в работу в соответствии с таблицей раскраски памяти, таблица 2

Таблица 2

Корпус МС	Адрес
ПЗУ 1	0000÷07FF
ПЗУ 2	0800÷0FFF
ПЗУ 3	1000÷17FF
ПЗУ 4	1800÷1FFF
ОЗУ 1-2	2000÷23FF
ОЗУ 3-4	2400÷27FF

Разрабатываемый блок – КПП

Микросхема КР580ВН59 является многофункциональным программируемым устройством, формирующим запрос на прерывание работы МП БИС и выдающим на шину данных микроЭВМ трехбайтовую команду CALL<A₁><A₂> и ответ на последовательное поступление трех сигналов ОБ. Пр с шины управлении микро-ЭВМ. Значения адресов А₁ и А₂ сообщаются схеме в процессе выполнения программы ее начальной установки. Схема имеет восемь уровней запросов прерывания.

При одновременном поступлении импульсов на запрос прерывания схема определяет приоритетный уровень запроса, а также выполняет прерывание текущей программы обслуживания прерывания по входу запроса с более высоким приоритетом.