Синтез суммирующего асинхронного счетчика (стр. 3 из 3)
Аналогично заполняются прикладные карты Карно для функций Q1n+1, Q2n+1,Q3n+1,Q4n+1.
2.3 Синтез счетчика
Заполняем диаграммы Вейча для уравнений кодов с использованием прикладных диаграмм Вейча и таблиц переходов для JK и D-триггеров.
Таблица переходов для JK- и D-триггеров:
Таблица 2
 |
Используем данную таблицу и прикладные карты Карно Q1n+1, Q2n+1, Q3n+1,Q4n+1 для нахождения J1 и K1, J2 и K2, J3 и K3, J4 и K4:
| Q1 | Q1 | Q1 | Q1 | ||||||||||||||||
| Q2 | х | х | 0 | 1 | Q2 | x | х | x | x | Q2 | 1 | х | x | x | Q2 | х | х | 1 | х |
| х | х | х | 0 | Q4 | х | х | х | x | Q4 | х | х | х | 1 | Q4 | х | х | х | х | Q4 |
| x | x | 1 | 1 | 1 | 0 | 0 | 0 | х | x | х | х | х | x | х | х | ||||
| x | x | x | 1 | 1 | 1 | х | 0 | х | х | х | х | х | х | х | х | ||||
| Q3 | Q3 | Q3 | Q3 | ||||||||||||||||
Рис. 8 Карта Рис. 9 Карта Рис. 10 Карта Рис. 11 Карта
Карно для J1Карно J2 Карно для J3 Карно для J4
| Q1 | Q1 | Q1 | Q1 | ||||||||||||||||
| Q2 | х | х | 0 | 1 | Q2 | x | х | x | x | Q2 | 1 | х | x | x | Q2 | х | х | 1 | х |
| х | х | х | 0 | Q4 | х | х | х | x | Q4 | х | х | х | 1 | Q4 | х | х | х | х | Q4 |
| x | x | 1 | 1 | 1 | 0 | 0 | 0 | х | x | х | х | х | x | х | х | ||||
| x | x | x | 1 | 1 | 1 | х | 0 | х | х | х | х | х | х | х | х | ||||
| Q3 | Q3 | Q3 | Q3 | ||||||||||||||||
Рис. 8 Карта Рис. 9 Карта Рис. 10 Карта Рис. 11 Карта
Карно для J1 Карно J2 Карно для J3 Карно для J4
J1 = Q2+(Q1*Q3*Q4)
K1 = Q2
J2 = Q1*Q3+Q1*Q2*Q4
K2 = Q1+Q3+Q4
J3 = 1
K3 = 1
J4 = 1
K4 = 1
По таблице переходов (таблица 1) определяем чему будут равны значения динамических входов С:
C1=Tc;
C2=Tc;
C3= Q2n;
C4=Q3n.
Используя эти данные и результаты минимизации построим электрическую функциональную схему (ГЧ, лист 1) и временную диаграмму (ГЧ, лист 2).
По таблице переходов (таблица 1) определяем чему будут равны значения динамических входов
С:
C1=
;C2=Q1;
C3= TC1;
C4= Q3.
Используя эти данные и результаты минимизации построим электрическую функциональную схему (ГЧ, лист 1) и временную диаграмму (ГЧ, лист 2).
C4= Q3.
Рис. 12 Условное обозначение микросхемы типа ТВ1
Микросхема К561ТВ1 содержит по два независимых JK-триггера. Структурная схема одного JK-триггера приведена на рисунке 13
Триггер имеет асинхронные R и Sвходы. Поступление высокого уровня на один из этих входов на время, превышающее 120 нс, переключает триггер соответственно в «0» или «1». Если высокий уровень присутствует на обоих входах Rи S, то на выходах Qи
также будут высокие уровни.Входы J и К являются синхронными с входом С. Присутствие высокого уровня на входе J или К приводит к переключению триггера соответственно в «1> и «0> по переднему фронту импульса синхронизации на входе С, длительность которого должна быть не менее 170 нc, а длительность которого должно быть не менее 170 нc,а длительность фронта и среза (нарастания и спада) не должна быть более 5 мкс.
При одновременном присутствии высоких уровней на входах J и К триггер будет изменять свое состояние на противоположное по каждому импульсу синхронизации, т. е. осуществлять синхронный счетный режим.
При соединении входов J, К и С вместе и подачи на них входных импульсов с достаточно крутыми фронтами будет осуществляться асинхронный счетный режим, т. е. переключение триггера в противоположное состояние по фронту каждого входного импульса. Максимальная частота в таком режиме составляет 3 мГц, при Um= 10 В.
Микросхема КР1561ЛИ2 содержит четыре логических элемента 2И, реализуемые, инвертированием выходного сигнала элемента 2И-НЕ. Условное обозначение ИС и её цоколевка изображены на рисунке 14.
Рис. 14 Условное обозначение микросхемы типа ЛИ2
Микросхема типа ЛЕ5 выполняет логическуюфункцию mИЛИ-НЕ, где m— количество входов. Реализация её обеспечивается последовательным соединением mМДП-транзисторов с каналом р-типа и параллельным соединением mМДП-транзисторов с каналом n-типа. На рисунке 15 приведена принципиальная электрическая схема и таблица состояний логического элемента 2ИЛИ-НЕ, являющегося одним из элементов ИС ЛЕ5.
Рис.15 Принцип реализации КМДП ИС типа ЛЕ:
а -двухвходовый элемент ИЛИ ; б – таблица состояний схемы
Этот тип элементов также имеет более высокий уровень U0вых и более низкий уровень U1вых, по сравнению с простейшим КМДП-инвертором. Чтобы величина U1вых не была ниже предельно допустимого уровня, ширина каналов МДП-транзисторов с каналом р-типа (по схеме рис. 11 VT1 и VT2) больше в mраз, чем у МДП-транзисторов с каналом n-типа.
Каждая из микросхем типа ЛЕ содержит от 2 до 4 логических элементов mИЛИ-НЕ. Количество элементов в корпусе определяется количеством выводов. Цоколевки и условные обозначения ИС типа ЛЕ5 приведены на рисунке 16.
Рис. 16 Условное обозначение микросхемы Типа ЛЕ5
Заключение
В данной курсовой работе я синтезировал суммирующий асинхронный счетчик с КСЧ=11 в коде 6-3-2-1и с типом триггеров JJJJ . В ходе решения курсовой работы я изучил:
-характеристику данного счетчика;
-особенности и назначение;
-анализ и синтез JK - триггера;
-анализ и синтез проектируемого счётчика;
В ходе работы исследовал, что подсчет импульсов является одной из наиболее распространенных операций, выполняемых в устройствах дискретной обработки информации. Такая операция выполняется с помощью счетчиков. По целевому назначению счетчики подразделяются на простые и реверсивные. Простые счетчики, в свою очередь, подразделяются на суммирующие и вычитающие.
Литература
1. Богданович М.И., Грель и.Н. Цифровые интегральные микросхемы.
2. Букреев И.Н. Микроэлектронные схемы цифровых устройств. 3. Курс лекций по дисциплине “Основы проектирования ”.4. Орлов И.А., Корнюшенко В.Ф. Основы вычислительной техники и организация вычислительных работ.5. Путков В.Н., И.И. Обросов, С.В. Бекетов. Электронные вычислительные устройства, 1981.
6. Токхейм Р. Основы цифровой электроники
7. Устаченко С.Т., Терехова М.В. Выполнение электрических схем на ЕСКД.