Технология GPRS (стр. 6 из 13)
Служебный канал пролета (HCC) используется для обмена управляющей и обслуживающей информацией между MMU на ближнем и дальнем концах пролета.
Три разных типа данных вместе с контрольными и ограничивающими фрейм битами передаются в составном формате данных, который определяется содержанием специального ОЗУ, содержащего параметры, определяющие формат фрейма. В начале фрейма помещаются 12 сигнальных битов. В составной фрейм включаются также биты, несущие информацию о его заполненности.
Шифровка и кодировка упреждающей коррекции ошибок (FEC). Синхронный шифровщик имеет объем 217-1 бит и синхронизируется каждым восьмым фреймом (суперфреймом). Биты FEC вычисляются с использованием схемы перестановок и включаются в позиции, которые определяются форматом фрейма.
Составной поток данных представляется фреймом длительностью 125 мкс, который включает все описанные выше типы данных.
В соответствии с рисунком 2.14 показана структура канала радиофрейма для 2x2 Мбит/с.
Используются следующие скорости передачи составного потока битовых данных:
- 4.5195 Мбит/с для канала 2x2 Мбит/с;
- 8.9316 Мбит/с для канала 4x2/8 Мбит/с;
- 17.6071 Мбит/с для канала 2x8 Мбит/с;
- 37.5369 Мбит/с для канала 34+2 Мбит/с.
Поставляется три различные версии SMU (SMU Sw, SMU 8x2 и SMU 16x2) для различных скоростей трафика.
Модулятор. Составной поток данных, обработанных мультиплексором радиофрейма, далее модулируется с использованием C-QPSK*. Импульс преобразуется из постоянного тока в переменный, после чего, с помощью фильтра Найквиста, импульсу придается форма, обеспечивающая оптимальный спектр передаваемого сигнала.
Модулятор содержит управляемый напряжением генератор (voltage controlled oscillator, VCO), генерирующий сигнал с частотой 350 МГц. Он смешивается с сигналом частотой 490 МГц, выделенный сигнал с частотой 140 МГц используется для целей контроля.
Демультиплексор радиофрейма и упреждающая коррекция ошибок (FEC). На получающей секторной поступающий составной поток данных демультиплексируется и FEC корректируется. Функция выравнивания фрейма ищет образцы битов выравнивания фрейма, которые есть в получаемом потоке данных и, соответственно, подстраивает приемник.
FEC выполняется с использованием битов четности FEC и результатов измерения качества передачи данных, поступающих от демодулятора. Дешифратор псевдослучайных последовательностей восстанавливает первоначальное состояние сигнала, позволяющее демультиплексору правильно распределять полученную информацию по соответствующим каналам.
Демультиплексирование выполняется согласно хранящемуся в памяти формату фрейма. Демультиплексор генерирует сигнал сбоя фрейма в том случае, если нарушена его синхронизация. Число ошибочных битов в потоке данных трафика измеряется с использованием битов четности. Они используются для определения уровня битовых ошибок (BER) и проверки качества функционирования. Биты контроля заполненности обрабатываются для каналов трафика и служебных каналов.
Рисунок 2.14 – Пример структуры фрейма канала радиосвязи для 2x2 Мбит/с
На принимающей сектороне выполняются следующие процедуры для данных трафика:
- введение AIS (при потере сигнала или BER < 10-3);
- обнаружение AIS;
- гибкая буферизация и восстановление тактовых импульсов;
- измерение выровненности потоков данных и их согласование, необходимые для того, чтобы обеспечить переключение без сбоев в сигнале трафика (hitless switching);
- переключение без сбоев в сигнале трафика (в защищенных системах 1+1).
Для цифрового канала извлекаются данные и синхросигналы и, с использованием несинхронного буфера, восстанавливается тактовая частота. В аналоговом канале сигналы синхронизации и тактовые сигналы подаются вместе с сигналами данных.
Демодулятор. Полученный 140 МГц сигнал усиливается с использованием системы АРУ и фильтруется до преобразования в исходный I/Q сигнал. Затем этот сигнал пропускается через фильтр Найквиста с целью восстановления формы импульсов, детектируется и C-QPSK демодулируется.
Управление и контроль. Микропроцессорная система управления и контроля (CSS) встроена во все блоки модуля доступа. Ее основным назначением является сбор сигналов о неисправностях, управление установками и контроль. Неисправности индицируются светодиодами, расположенными на лицевых панелях блоков.
Процессор MMU обменивается данными с другими процессорами в модуле доступа по каналу NCC. Обмен данными управления и контроля в пролете производится по каналу HCC. Процессор также связан с ПК через интерфейс Управления и Эксплуатации.
Процессор MMU управляет сбором данных о битовых ошибках; с процессором радиоблока он связан каналом RCC.
Выполнение процедур локальной установки, выявление неисправностей и их локализация могут осуществляться с помощью дисплея и переключателей на MMU.
Преобразователь DC/DC. Изолированный преобразователь DC/DC обеспечивает стабильное напряжение для наружного радиоблока и вторичное питание для электроники MMU. После фильтрации напряжение питания также распределяется по находящимся в модуле доступа блокам SMU.
SMU – Блок ключей/мультиплексоров. SMU используется для обеспечения переключений в защищенной системе 1+1 и/или мультиплексирования/демультиплексирования каналов 2 Мбит/с.
В соответствии с рисунком 2.15, используются три различные версии SMU (SMU 8x2 и SMU 16x2) для различных скоростей трафика.
Функциональные блоки SMU 8x2 содержит:
- два независимых мультиплексора/демультиплексора,
- ключ для выбора MMU в системе 1+1.
К нему могут подводиться до 8 каналов трафика 2 Мбит/с. Блок-схема SMU 8x2 представлена на рисунке 2.16.
Функциональные блоки SMU 16x2 может оперировать с 16 каналами трафика 2 Мбит/с. Такой блок содержит:
- 4 независимых мультиплексора/демультиплексора 2/8 Мбит/с;
- один мультиплексор/демультиплексор 8/34 Мбит/с;
- ключ для выбора MMU в системе 1+1.
SMU 16x2 в сочетании с MMU 34+2 может оперировать с потоками 17x2 Мбит/с или 4x8+2 Мбит/с для одного терминала с конфигурацией 1+0 или 1+1.
SMU 16x2 в сочетании с двумя MMU 8x2 может оперировать с потоками 8x2 Мбит/с для двух терминалов с конфигурацией 1+0.
SMU 16x2 также может быть использован для обеспечения переключений в резервируемых системах 1+1 с трафиком 4x2 и 8x2 Мбит/c.
Рисунок 2.15 – Блоки SMU
Функциональное описание, в соответствии с рисунками 2.16 и 2.17, описано ниже.
Интерфейс трафика и маршрутизатор трафика. Входы и выходы каналов трафика 2 или 8 Мбит/с подсоединяются к/от лицевой панели SMU и системной шине модуля доступа.
Сигналы трафика, проходящие через разъемы на лицевой панели, пропускаются через схему регенерации формы импульсов. При этом генерируются тактовые импульсы, и сигнал становится линейно кодированным.
Через системную шину осуществляется обмен сигналами трафика 2 или 8 Мбит/с с другими MMU или SMU того же модуля доступа.
Маршрутизация осуществляется без манипуляций с кабелями и ее можно устанавливать либо с помощью MINI-LINK Netman, либо с помощью ПК, оснащенного Менеджером Обслуживания MINI-LINK (MSM).
Мультиплексор/демультиплексор 2/8 Мбит/с. Четыре сигнала 2 Мбит/с мультиплексируются в сигнал 8 Мбит/с на передающей сектороне. На принимающей сектороне сигнал 8 Мбит/с демультиплексируется на четыре сигнала 2 Мбит/с. Мультиплексирование и демультиплексирование соответствуют ITU-T Rec G.703 и G.742.
Мультиплексор/демультиплексор 8/34 Мбит/с. Четыре сигнала 8 Мбит/с мультиплексируются в сигнал 34 Мбит/с на передающей сектороне. На получающей сектороне сигнал 34 Мбит/с демультиплексируется на четыре сигнала 8 Мбит/с. Мультиплексирование и демультиплексирование соответствуют ITU-T Rec G.703 и G.751.
Управление и контроль. Микропроцессорные системы управления и контроля (CSS) встроены во все блоки модуля доступа. Ее основными функциями являются сбор сигналов о неисправностях, управление установками и контроль. Неисправности индицируются светодиодами на лицевых панелях блоков.
Рисунок 2.16 – Блок-схема SMU 8x2
Рисунок 2.17 – Блок-схема SMU 16х2
Процессор SMU связан с другими процессорами в модуле доступа служебным каналом узла (NCC). Процессор также связан с ПК через интерфейс Управления и Эксплуатации.
Процессор SMU также управляет переключениями в резервируемых системах 1+1.
Преобразователь DC/DC. Питание SMU осуществляется через один или несколько MMU. В SMU имеется преобразователь DC/DC, обеспечивающий вторичные напряжения для электроники SMU.
Переключение в защищенной системе 1+1. В защищенной радиосекции переключение передатчика и приемника, в соответствии с рисунком 2.18, осуществляется управляющим логическим устройством.
Это устройство управляется и контролируется локально или дистанционно.
Блок коммутаторов/мультиплексоров (SMU) содержит все логические устройства, управляющие переключением в резервируемых системах.
Рисунок 2.18 – Переключение приемника в резервируемой системе 1+1
Переключение передатчика. Выбор передатчика осуществляется только в системах "горячего" резервирования. Выбор основывается на информации о неисправностях, поступающей из секции передатчика радиоблока или от MMU. Выбор также может быть сделан вручную с лицевой панели MMU или с помощью ПК. Сигнал о неисправности с высоким приоритетом аннулирует действие сигнала о неисправности с более низким приоритетом. Передачу сигнала осуществляет радиоблок, который имеет неисправность с более низким приоритетом.