Исследование арифметико–логического устройства для выполнения логических операций (стр. 2 из 2)
В данной работе требуется рассчитать сигналы на выходе микросхемы к1500ир141 после подачи на вход двоичного сигнала 1110 при сдвиге влево на 4 разряда. При сдвиге влево происходит смещение операнда на более уровень а на его место устанавливается сигнал 0. Процесс сдвига показан в таблице 2.
Таблица 2 – процесс сдвига влево на 4 разряда.
Вход триггера Q4 Q3 Q2 Q1
Число сдвига 1 1 1 0Число после 1-го сдвига 1 1 0 0
Число после 2-го сдвига 1 0 0 0
Число после 3-го сдвига 0 0 0 0
Число после 4-го сдвига 0 0 0 0
Результатом сдвига будет двоичное число 0000.
3. ПРОЕКТИРОВАНИЕ СУММАТОРА
Параллельные четырехразрядных сумматоры предназначены для одновременного суммирования двух четырехразрядных чисел и характеризуются различными способами передачи сигналов переноса от младших разрядов сумматора к старшим.
Четырехразрядные сумматоры выполняют операцию арифметического сложения двух четырехразрядных двоичных чисел. Количество входов и выходов сумматора определяется разрядностью слагаемых. Быстродействие сумматора определяется временами распространение сигнала через все его элементы, и потому оно значительно ниже быстродействия элементов.
Рисунок 4 – Двоичный сумматор К555ИМ3
13-ввход переноса; 10,11,8,7,3,4,1,16-входы ;12-общий; 9,6, 2, 15-выходы суммы; 5-UЛ выход переноса.
Необходимо спроектировать сумматор, который имеет модель типа К555ИМ3. Для того чтобы узнать сигналы на выходе четырехразрядного сумматора К555ИМ3 при подаче на входы сигналов 0100 и 1101, необходимо сложить эти числа.
С = 0011 - первое слагаемое
+
D = 1100 - второе слагаемое
_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
С+D = 01111 - сумма
Таблица 1 – сигналы на сумматоре поле выполнения операции
Сумма этих чисел и будет на выходе сумматора. Сигналы на входе и выходе сумматора показаны на рисунке 5
| DD2 | A4 | 0 | P4 | 0 |
| B4 | 1 | |||
| A3 | 1 | S4 | 1 | |
| B3 | 1 | |||
| A2 | 1 | S3 | 1 | |
| B2 | 1 | |||
| A1 | 0 | S2 | 1 | |
| B1 | 1 | |||
| P0 | 0 | S1 | 1 |
Для построение 8 разрядного сумматора необходимо соединить 2 четырехразрядных сумматора К555ИМ3, способом, показанным на рисунке 5
Рисунок 5 – Способ построения 8 разрядного сумматора на базе двух четырехразрядных сумматора К555ИМ3
При построении сумматора для восьмиразрядных чисел нужно учитывать, что на входы этого сумматора слагаемые поступают параллельно, а перенос между разрядами передается последовательно.
Для расчета сигналов на выходе восьмиразрядного сумматора при подаче на вход сигналов 11110000 и,00000001 необходимо сложить эти числа.
Выполним сложение двух восьмиразрядных чисел С и D.
С = 1111 0000 - первое слагаемое
+
D = 0000 001 - второе слагаемое
_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _С+D = 01111 0001 - сумма
2 тетрада 1 тетрада
1 тетрада – 4 младших разряда числа
2 тетрада – 4 старших разряда числа
Для сложения старшие разряды чисел С и D поступают на информационные входы микросхемы DD2, а цифры младших разрядов – на входы DD1 параллельным способом. Сигналы на выходах и входах микросхему после выполнения операции показаны на таблице 2
Таблица 2 – Значения сигналов на выходах и входах микросхему К555ИМ3 после выполнения сложения 11110000 и 00000001.
| DD2 | A4 | 0 | P4 | 0 |
| B4 | 1 | |||
| A3 | 0 | S4 | 1 | |
| B3 | 1 | |||
| A2 | 1 | S3 | 1 | |
| B2 | 0 | |||
| A1 | 1 | S2 | 1 | |
| B1 | 0 | |||
| P0 | 1 | S1 | 1 | |
| DD1 | A4 | 0 | P4 | 0 |
| B4 | 1 | |||
| A3 | 0 | S4 | 0 | |
| B3 | 1 | |||
| A2 | 1 | S3 | 0 | |
| B2 | 0 | |||
| A1 | 1 | S2 | 0 | |
| B1 | 0 | |||
| P0 | 0 | S1 | 1 |
Выполним перевод результата сложения из двоичной системы счисления в десятичную, восьмеричную и шестнадцатеричную системы счисления. Для удобства сначала переведем число в шестнадцатеричную систему счисления, затем в десятичную и восьмеричную системы счисления.
Для перевода двоичного числа в шестнадцатеричную систему счисления необходимо разложить число на тетрады и перевести его в шестнадцатеричную систему счисления, затем сложить их согласно приоритету тетрада.
Для перевода в десятичную систему счисления необходимо разложить шестнадцатеричное число на разряды, затем каждый разряд, начиная с младшего умножить на 16 в степени старшинства разряда начиная с нулевой степени, после чего сложить результат.
f1(16) = 15* 161 + 1*160=241(10)
Результат: 241(10)
Для перевода из десятичной системы счисления в восьмеричную необходимо разделить десятичное число на 8 до деления без остатка, результатом будет число сложное из остатков от деления, начиная с последнего остатка
 |
 241 8 |
| 240 30 8 |
  1 24 3 |
| 6 |
Результат 361(8)
Результаты расчетов:
011110001 (2)24110) 361F1(16)Заключение
Исследуя в данной курсовой работе многофункциональное арифметическо-логическое устройство, я пришел к выводу, что АЛУ реализует важную часть процесса обработки данных вычислительных операций. В результате работы были рассмотрены схемы обобщенной структуры АЛУ процессоров, построены структурная и логическая схемы, был произведен анализ и построение блоков, составляющих важную часть АЛУ. Исходя из задания, спроектирован регистр левого сдвига К1500ИР141, приведена логическая схема четырехразрядного регистра К1500ИР141, перечислены основные функции, выполняемые заданным регистром. регистра, на схеме указаны сигналы, подаваемые на информационные входы регистра. Спроектирован и рассчитан четырехразрядный двоичный сумматор. Приведено условное графическое обозначение микросхемы данного двоичного сумматора. Описан принцип работы. Построена логическая схема четырехразрядного сумматора последовательного действия на базе полусумматоров и логических элементов ИЛИ. Приведена схема соединения микросхем
СПИСОК ЛИТЕРАТУРЫ
1. Калабеков Б.А., Мамзелев И.А. Цифровые устройства и микропроцессорные системв. – М.: Радио и связь. 2004.
2. Коган И.Л., Гитлиц Э.В., Еремина О.В. Микропроцессорные устройства. Сборник методических указаний. – М.: ВЗТС, 2003.
3. Мышляева И.М. Цифровая схемотехника. Учебник для сред. проф. образования. – М.: 2005.
4. Основы микропроцессорной техники. Курс лекций/ Новиков Ю.В., Скоробогатов П.К. – М.: 2003.
5. Угрюмов Е. Цифровая схемотехника. – С-Петербург, изд-во «БХВ-Петербург», 2002.
6. Цифровая и вычислительная техника: Уч. для вузов / Э.В. Евреинов, Ю.Т. Бутыльский, И.А. Мамзелев и др.; Под ред. Э.В. Евреинова. - М.: Радио и связь, 1991.
7. Цифровые интегральные микросхемы: Справочник. – 2-е изд., перераб. и доп. – Минск: «Беларусь»: «Полымя», 1996.