Цифровая схемотехника (стр. 6 из 10)
Рисунок 2.10-Условное графическое обозначение демультиплексора-дешифратора К155ИДЗ
Наличие двух входов стробирования существенно расширяет возможности использования микросхем. Из двух микросхем ИДЗ, дополненных одним инвертором, можно собрать дешифратор на 32 выхода (рисунок 2.11).
Рисунок 2.11- Дешифратор на 32 выхода на основе микросхемы К155ИДЗ
2.6 Арифметические устройства
2.6.1 Общие сведения
Комбинационные устройства, которые рассматривались до сих пор, выполняют логические функции. Для описания их поведения используется аппарат алгебры логики. Входные и выходные сигналы высокого и низкого уровня оцениваются соответственно как логическая 1 и логический 0.
Дискретная техника оперирует и другим классом приборов, назначение которого состоит в выполнении арифметических действий с двоичными числами: сложения, вычитания, умножения, деления. К арифметическим устройствам относят также узлы, выполняющие специальные арифметические операции, как-то: выявление четности заданных чисел (определение паритета) и сравнение двух чисел.
Особенность арифметических устройств состоит в том, что сигналам приписываются не логические, а арифметические значения 1 и 0 и действия над ними подчиняются законам двоичной арифметики. Хотя арифметические устройства оперируют с численными величинами, для описания их работы также удобно пользоваться таблицами истинности. Арифметические устройства очень широко используются в ЦВМ и достаточно часто в аппаратуре информационно-измерительной техники.
Важнейшая из арифметических операций — сложение (суммирование). Помимо прямого назначения она используется и при других операциях: вычитание — это сложение, в котором вычитаемое вводится в обратном или дополнительном коде, а умножение и деление — это последовательное сложение и вычитание.
Сумматор – это функциональный узел, выполняющий операцию арифметического сложения чисел.
В устройствах дискретной техники суммирование осуществляется в двоичном или, реже, двоично-десятичном коде. По характеру действия сумматоры подразделяются на две категории: - комбинационные — как и все ранее рассмотренные узлы, не имеющие элементов памяти; - накопительные — сохраняющие результаты вычислений.
В свою очередь, каждый из сумматоров, оперирующий с многоразрядными слагаемыми, в зависимости от способа обработки чисел может быть отнесен к последовательному или параллельному типу.
Как последовательные, так и параллельные сумматоры строятся на основе одноразрядных суммирующих схем. Сложение чисел в последовательных сумматорах осуществляется поразрядно, последовательно во времени. В сумматорах параллельного действия сложение всех разрядов многоразрядных чисел происходит одновременно.
В дальнейшем речь будет идти только о комбинационных сумматорах.
2.6.2 Полусумматор
Простейшим суммирующим элементом является полусумматор. Происхождение этого термина станет ясным в ходе изложения. Одним из простейших суммирующих устройств является полусумматор, УГО и таблица истинности которого показаны на рисунке 2.12.
| Входы | Выходы | ||
| А | В | Р | S |
| 0011 | 0101 | 0001 | 0110 |
Рисунок 2.12-УГО и таблица истинности полусумматора
Обозначением полусумматора служат буквы HS (half sum — полусумма). Полусумматор имеет два входа А и В для двух слагаемых и два выхода: S (сумма) и Р (перенос).
Логическая структура полусумматора строится на основании таблицы истинности, из которой следует, что работа полусумматора описывается следующими уравнениями:
Р = АВ
Выражение для выхода S, равно как и столбец S таблицы истинности, полностью совпадает с таблицей истинности для логического элемента «исключающее ИЛИ». Это обстоятельство объясняет, почему операцию «исключающее ИЛИ» называют сложением по модулю 2. Логическая структура полусумматора в общем и развернутом виде показана на рисунке 2.13.
Рисунок 2.13- Логическая структура полусумматора в общем и развернутом виде
2.6.3 Полный сумматор
Процедуру сложения двух n-разрядных двоичных чисел можно представить следующим образом (рисунок 2.14).
Рисунок 2.14-Сложение двух n-разрядных чисел
Сложение цифр А1 и В1 младшего разряда дает бит суммы S1 и бит переноса P1. В следующем (втором) разряде происходит сложение цифр Р1, А2 и В2, которое формирует сумму S2 и перенос Р2. Операция длится, пока не будет сложена каждая пара цифр во всех разрядах, результатом сложения будет число S=Pn Sn ... S1, где Рi и Si отображают 1 или 0, полученные в результате поразрядного сложения. Полусумматор имеет два входа и пригоден, поэтому для использования только в младшем разряде.
Устройство для суммирования двух многоразрядных чисел должно иметь, начиная со второго разряда, три входа: два для слагаемых Аi и Вi и один для сигнала переноса Рi-1 из предыдущего разряда. Этот узел называется полный сумматор, УГО и таблица истинности которого представлены на рисунке 2.15.
| Входы | Выходы | |||
| Рi-1 | А | В | Рi | S |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 |
Рисунок 2.15-УГО и таблица истинности полного сумматора
Используя таблицу истинности, можно получить следующие выражения выходных функций
, 
. Эти выражения позволяют построить логическую структуру полного сумматора, которая представлена на рисунке 2.16
Рисунок 2.16 -Логическая структура полного сумматора
2.6.4 Многоразрядный сумматор
Для построения многоразрядного сумматора используют полусумматор и полный одноразрядный сумматор, рассмотренные выше. Соединения, показанные на рисунке 2.17, осуществляются в соответствии с алгоритмом, который представлен на рисунке 2. 14.
Рисунок 2.17-Многоразрядный (трехразрядный) сумматор
3 ТРИГГЕРНЫЕ УСТРОЙСТВА
3.1 Основные понятия
Наряду с комбинационными устройствами существуют элементы с памятью. Простейшими из них являются триггеры.
Триггер — это логический элемент, который может находиться в одном из двух устойчивых состояний: 0 или 1.
Переход в каждое последующее состояние обычно зависит не только от текущих значений входных сигналов, но и от предыдущего состояния триггера. Информация о предыдущем состоянии, поступающая с выходов триггера, вместе с внешними сигналами управляет его работой. Поэтому триггеры являются устройствами с обратными логическими связями.
Логическая функция, устанавливающая зависимость состояния, в которое переходит триггер из текущего состояния при воздействии заданных сигналов управления, называется функцией переходов триггера. Функции переходов задаются логическими формулами или в виде таблиц.
В зависимости от логики работы триггеры подразделяются на следующие основные виды RS, D, T и JK.
В зависимости от способа записи информации триггеры подразделяются на асинхронные и синхронные. Асинхронные триггеры переходят в новое состояние сразу после подачи управляющих сигналов, а синхронные требуют для этого еще подачи синхронизирующего сигнала на вход синхронизации С.
3.2 Асинхронный RS-триггер
Асинхронный RS-триггер служит основным элементом памяти в составе триггеров любых типов. Он может строиться как на элементах И-НЕ, так и ИЛИ-НЕ. Оба способа и их условные графические обозначения представлены и на рисунке 3.1.
Рисунок 3.1- Реализации асинхронного RS-триггера на элементах И-НЕ и ИЛИ-НЕ и их условные графические обозначения
RS-триггер имеет два входа: установочный S (от английского Set: установка) и вход сброса R (от английского Reset: сброс).
Выходные сигналы Q и
, определяют состояние триггера.Если Q = 0, то триггер в нулевом состоянии, если Q = 1, то в единичном.
На рисунке 3.2 содержатся таблицы переходов, отражающие порядок функционирования RS-триггера на элементах И-НЕ и ИЛИ-НЕ соответственно.
 |  | Qn | Qn+1 | Режим работы |
| 0 | 0 | 0 | х | Запрещенный |
| 0 | 0 | 1 | х | Запрещенный |
| 0 | 1 | 0 | 1 | Установка |
| 0 | 1 | 1 | 1 | Установка |
| 1 | 0 | 0 | 0 | Сброс |
| 1 | 0 | 1 | 0 | Сброс |
| 1 | 1 | 0 | 0 | Хранение |
| 1 | 1 | 1 | 1 | Хранение |
| S | R | Q | Qn+1 | Режим работы |
| 0 | 0 | 0 | 0 | Хранение |
| 0 | 0 | 1 | 1 | Хранение |
| 0 | 1 | 0 | 0 | Сброс |
| 0 | 1 | 1 | 0 | Сброс |
| 1 | 0 | 0 | 1 | Установка |
| 1 | 0 | 1 | 1 | Установка |
| 1 | 1 | 0 | х | Запрещенный |
| 1 | 1 | 1 | х | Запрещенный |
Рисунок 3.2-Таблицы переходов RS-триггера на элементах И-НЕ (слева) и ИЛИ-НЕ