Смекни!
smekni.com

Пространственно-временной коммутатор 7x7 (стр. 2 из 3)

При параллельной загрузке слово, подготовленное на входах D0-D7, появится на выходах Q0-Q7 после прихода последующего перепада тактового импульса на входе С. Низким уровнем на входе

все выходные сигналы устанавливаются на низкий уровень. Регистр потребляет ток 116 мА, тактовая частота его может превышать 25 МГц.

Таблица 4.1

Назначение выводов микросхемы К155ИР13

Выводы Назначение Обозначение
3,5,7,9,15,17,19,21 Информационные входы D0 - D7
11 Вход синхронизации C
2 Сдвиг вправо DR
22 Сдвиг влево DL
1,23 Выбор режима S0 ,S1
13 Вход сброса R
4,6,8,10,14,16,18,20 Информационные выходы Q0–Q7
24 Питание Ucc
12 Общий 0

Таблица 4.2

Состояния регистра К155ИР13

Режим работы Вход Выход
С
S1 S0 DR DL Dn Q0 Q1–Q6 Q7
Сброс х Н х х х х х Н Н – Н Н
Хранение ­ В н н х х х q0 q1– q6 q7
Сдвиг влево ­ В в н х н х q1 q2 –q7 Н
­ В в н х в х q1 q2 –q7 В
Сдвиг вправо ­ В н в н х х Н q0 –q5 q6
­ В н в в х х В q0 –q5 q6
Параллельная загрузка ­ В в в в х dn d0 d1-d6 d7

4.2 Дешифратор

Дешифратор К155ИД10 (рис. 4.2) преобразует трехразрядный двоичный код, поступающий на входы DI1, DI2 и DI4. Дешифратор К155ИД10 формирует сигналы параллельной загрузки, которые поступают на вход S0 первого ряда регистров К155ИР13. На входы DI1 подается сигнал частотой

, на DI2 –
, на DI4 –
со счетчика; на вход E подается уровень логического нуля. Таблица истинности микросхемы К155ИД10 приведена в таблице Время задержки распространения сигнала от адресного входа до выхода 50 нс. Ток потребления микросхемы 70 мА. Таблица 4.3 отражает все возможные состояния дешифратора.

Рис. 4.2. Микросхема К155ИД10.

Таблица 4.3

Состояния дешифратора К155ИД10

Входы Выходы DO
E DI4 DI2 DI1 0 1 2 3 4 5 6 7
0 0 0 0 1 0 0 0 0 0 0 0
0 0 0 1 0 1 0 0 0 0 0 0
0 0 1 0 0 0 1 0 0 0 0 0
0 0 1 1 0 0 0 1 0 0 0 0
0 1 0 0 0 0 0 0 1 0 0 0
0 1 0 1 0 0 0 0 0 1 0 0
0 1 1 0 0 0 0 0 0 0 1 0
0 1 1 1 0 0 0 0 0 0 0 1
1 X X X 0 0 0 0 0 0 0 0

4.3 Речевое и адресное запоминающие устройства

Для унификации элементов в качестве РЗУ и АЗУ используем БИС статического оперативного запоминающего устройства.

Тип микросхемы выбираем по критериям быстродействия и емкости. Быстродействие запоминающего устройства определяется временем выборки адреса:

где Тц =125 мкс - длительность цикла;

– количество каналов, которое должно быть коммутировано (в принципе, для работы данного коммутатора достаточно
каналов, однако, чтобы не нарушать типовую структуру коммутатора, с восьмой тракт будем записывать только нули или единицы).

Емкость запоминающего устройства определяется числом входящих ИКМ трактов и разрядностью передаваемых сигналов. Как уже отмечалось, для реализации варианта пространственно-временного коммутатора 7х7 достаточна емкость 168 слов по 8 бит каждое, однако для расчета принимаем емкость запоминающих устройств в коммутаторе 8х8 (т. к. в данном проекте не производим преобразование частоты, и имеем в параллельном коде 8 битные каналы, из которых 1 бит не несет полезной информации) равную 192 слова по 8 бит.

РЗУ работает с управлением по записи, причем учитывается сквозная нумерация, приведенная в приложении А, номера входящих сдвигаем на 8 позиций (рассматриваем 18 входящий – подразумеваем 10).

РЗУ и АЗУ построены на основе микросхемы КМ185РУ7. Параметры микросхемы, назначение выводов и таблица истинности микросхемы КМ185РУ7 приведены в таблицах 4.4–4.6.


Рис. 4.3. Микросхема КМ185РУ7.

Таблица 4.4

Параметры микросхемы КМ185РУ7

Информационная емкость 1024 бит
Организация 256 слов´4 разряда
Напряжение питания 5 В
5%
Потребляемая мощность не более 710 мВт
Диапазон температур -10…+700С
Совместимость по входу и выходу с ТТЛ - схемами
Входное напряжение низкого уровня высокого уровня не более 0,8 Вне менее 2,1 В
Входное напряжение низкого уровня высокого уровня не более 0,45 Вне менее 2,4 В
Входной ток низкого уровня высокого уровня не более 0,3 мАне менее 0,04 мА
Выходной ток низкого уровня высокого уровня не более 8 мАне менее 5,2 мА
Время выборки адреса tА(А) не более 45 нс
Время выбора tСS не более 30 нс
Время выборки считывания tА(RD) не более 40 нс
Время выборки сигнала разрешения по выходу tА(СЕО) не более 30 нс
Время установления сигнала записи относительно адреса tSU(А-WR) не менее 10 нс
Время установления сигнала записи относительно входных данных tSU(DI-WR) не менее 5 нс
Длительность сигнала записи tW(WR) не менее 30 нс
Время сохранения адреса после сигнала записи tV(WR-A) не менее 5 нс
Время сохранения входных данных после сигнала записи tV(WR-DI) не менее 5 нс
Время восстановления высокого сопротивления или время восстановления высокого уровня при подключении RL к UCC после сигнала СStDIS(CS) не более 30 нс
Время восстановления высокого сопротивления или время восстановления высокого уровня при подключении RL к UCC после сигнала СЕО tDIS(CEO) не более 30 нс
Время восстановления высокого сопротивления после сигнала считывания tDIS(RD) не более 35 нс
Время цикла записи tCY(WR) не менее 45 нс

Таблица 4.5

Назначение выводов микросхемы КМ185РУ7

Выводы Назначение Обозначение
1-7, 21 Адресные входы А1–А7, А0
9, 11, 13, 15 Входы данных DI0–DI3
10, 12, 14, 16 Выходы данных DO0–DO3
17, 19 Выбор микросхемы CS1, CS2
20 Сигнал запись – считывание W/R
18 Разрешение по выходу CEO
22 Напряжение питания UCC
8 Общий ОВ

Таблица 4.6

Таблица истинности микросхемы КМ185РУ7

CS1 CS2 CEO WR A0 - A7 DI0 - DI3 DO0 - DO3 Режим работы
М M X X X X Roff Хранение
В Н X Н A Н Roff Запись 0
В Н X Н A В Roff Запись 1
В Н Н В A X Данные в прямом коде Считывание
В Н В В A X Roff Запрет выхода

Примечание: М - любая комбинация уровней, отличная от CS1=В и CS2=Н;

X - безразличный уровень сигнала;

В - высокий уровень сигнала;

Н - низкий уровень сигнала;

A - значение текущего адреса.

На информационные входы АЗУ подаются сигналы номера входящего канала. На адресные входы - с мультиплексора адреса АЗУ.

Сигнал записи WR представляет собой последовательность частоты fт.

Сигнал разрешения по выходу СЕО является отрицанием fт.

На вход CS1 подается уровень логической единицы, CS2-логического нуля.

Информация с выходов, данных DO0–DO7 АЗУ поступает на информационные входы регистра К155ИР13, работающего в режиме параллельной загрузки, в котором происходит стробирование сигналов с частотой fт для увеличения длительности сигналов и синхронизации сигналов относительно тактовой частоты fт. Синхронную работу регистра обеспечивают входы выбора режима S0 и S1, на которые подается уровень логической единицы. На вход синхронизации подается сигнал fт. На входы DR и DL подается уровень логического нуля. На выходе регистра получаем данные с задержкой на 1 такт. Сигнал с выхода стробирующего регистра подаются на мультиплексор адреса РЗУ.