Преобразователь кодов Манчестер-2 (стр. 4 из 5)
Однако в ходе разработки было выяснено, что наиболее оптимальным решением является реализация RS-триггера на базе двух логических вентилей ИЛИ-НЕ [5]. Такую функцию реализует микросхема КР1554ЛЕ1, состоящая из четырёх вентилей ИЛИ-НЕ в одном корпусе. Причины такого решения вполне очевидны: два логических элемента обладают меньшим энергопотреблением, большим быстродействием (9,5 нс для микросхем КР1554ТВ9, КР1554ТВ15 и КР1554ТМ2 против 6,5 нс для КР1554ЛЕ1 выполняющего функцию 2ИЛИ-НЕ), и, в конечном счёте, меньшей аппаратной избыточностью (в структуру производимых промышленностью микросхем-триггеров входит 20-24 логических элемента, в то время как функцию RS-триггера можно реализовать всего лишь на двух), чем микросхемы КР1554ТВ9, КР1554ТВ15 и КР1554ТМ2. На рисунке 3.4 показана структурная схема асинхронного RS-триггера на двухвходовых логических элементах ИЛИ-НЕ, а также его таблица переходов и временная диаграмма.
| S | R | Qn+1 |
| 1 | 0 | 1 |
| 0 | 1 | 0 |
| 0 | 0 | Qn |
| 1 | 1 | X |
а) б) в)
Рисунок 3.4 – Структурная схема асинхронного RS-триггера на логических элементах ИЛИ-НЕ (а), его таблица переходов (б) и временные диаграммы (в)
Полная схема кодера Манчестера-2, полученная после объединения описанных выше элементов, показана на рисунке 2.9.
Рисунок 3.5 – Преобразователь кода в Манчестер-2
4. Электрическое моделирование
Рисунок 4.1 – Схема преобразователя кода для моделирования.
Осуществим моделирование полученного преобразователя последовательного двоичного кода в Манчестер-2 в пакете программ схемотехнического моделирования Micro-Cap 7. Благодаря простоте устройства смоделировать работу сразу всего кодера, а не отдельных его узлов. Схема для моделирования представлена на рисунке 4.1.
В качестве источника последовательного кода используем генератор цифровых сигналов Stim1. Зададим цифровой сигнал, например, зацикленную последовательность из шести бит 011010. Данная последовательность выбрана, потому что в ней присутствует все виды переходов и чередований: переход с логического нуля в логическую единицу и наоборот, подряд идущие единицы и нули (два подряд идущих нуля получаются на стыке циклов, каждый из которых начинается и заканчивается нулем). Частоту последовательного двоичного кода установим максимально возможную из рабочего диапазона частот устройства – 80 МГц. При такой частоте длина одного такта составит
. (3)Окно свойств генератора цифровых сигналов Stim1 c заданными атрибутами представлено на рисунке 4.2.
Сходным образом зададим параметры для генераторов синхросигнала, роль которых также будет выполнять Stim1. Длительность строб-импульса возьмём для удобства равной 1 наносекунде, хотя в идеальном случае длительность строба может быть бесконечно малой. Строб-импульс SYNCB будет находиться в начале такта, а строб SYNCM смещён на полтакта, то есть на 6,25 нс. Окно свойств компонентов Stim1, выполняющих роль генераторов синхроимпульсов представлено на рисунке на 4.3.
В первую очередь проведём моделирование без задержек, чтобы проверить правильно ли в принципе работает созданная схема. Для всех логических компонентов, содержащихся в схеме, в таком режиме моделирования устанавливаются нулевые задержки. Тип моделирования – анализ переходных процессов, длительность моделирования равна 150 нс. Окно настроек моделирования показано на рисунке 4.4.
Рисунок 4.2 – Окно свойств компонента генерирующего входящий двоичный сигнал
а) 
б)Рисунок 4.3 – Окна свойств генераторов синхросигналов SYNCB (а) и SYNC М (б)
В свойствах анализа переходных процессов задаем построение временных диаграмм работы генератора последовательного двоичного кода (значения с 1-го узла), генератора синхросигнала SYNCB (значения с 2-го узла), генератора синхросигнала SYNCM (значения с 3-го узла), логического входа S асинхронного RS-триггера (значения с 11-го узла), логического входа R (значения с 11-го узла). Конечный результат работы схемы в виде сигнала в коде Манчестер-2 получаем на выходе QRS-триггера (10-ый узел схемы).
Рисунок 4.4 – Окно свойств анализа переходных процессов
Рисунок 4.5 – Моделирование работы кодера Манчестера-2
На рисунке 4.5 представлены временные диаграммы работы некоторых узлов проектируемого устройства, полученные в результате моделирования в среде Micro-CAP. Как видно из картины моделирования в идеальных условиях, при нулевой задержке на логических элементах, схема работает корректно. Строб-импульсы располагаются на соответствующих местах: стробы синхросигнала SYNCB в начале каждого такта (такты для наглядности отмечены пунктирной линией), и чередуются через каждые 12,5 нс, приходясь соответственно на 12,5 нс, 25 нс, 37,5 нс, 50 нс и так далее. Ровно на 6,25 нс от него отстаёт строб синхросигнала SYNCM и приходится на середину такта, как и полагается по теоретическим выкладкам. Стробированные сигналы без искажений и замедлений, пройдя через цепочку логических вентилей, поступают на входы S (d(11)) и R (d(8)) входы триггера, вызывая необходимые для формирования Манчестера-2 переключения логических уровней. И в результате на 10-ом узле мы получаем искомый сигнал в Манчестерском кодировании. В его правильности легко убедится, визуально анализируя временные диаграммы. Действительно, на логический нуль последовательного двоичного кода всегда приходится переход манчестерского кода с верхнего уровня на нижний и наоборот. Также корректно осуществляются рабочие переходы с уровня на уровень при кодировании подряд идущих нулей и единиц. Таким образом, мы убедились, что схема принципиально работает правильно.
Однако в реальности не существует элементов с мгновенным быстродействием, поэтому необходимо исследовать, будет ли соответствовать данное устройство требованиям, предъявляемым техническим заданием, при использовании реального элементного базиса. На этапе выбора элементов проектируемого устройства было принято решение использовать наиболее быстродействующие на данный момент КМПД микросхемы серии КР1554. Задержки распространения сигнала реальных логических вентилей были внесены в параметры компонентов используемых в Micro-CAP. Свойства элементов с внесёнными реальными параметрами приведены на рисунке 4.6.
а) 
б) 
в)
г)Рисунок 4.6 – Параметры логических элементов входящих в моделируемую схему: элемент «НЕ» (а), элемент «И» (б), элемент «ИЛИ» (в), элемент «ИЛИ-НЕ» (г)
После задания реальных задержек для логических элементов, было анализ переходных процессов, он показал достаточно странную картину, приведённую на рисунке 4.7.
Рисунок 4.7 – Моделирование с задержками при длительности стробов 1 нсЛогические вентили, несмотря на поступающие, на их логические входы сигналы, на выходе давала лишь непрерывный низкий уровень. В результате анализа данной ситуации было выяснено, что причиной такого поведения логических элементов является то, что элемент не реагирует на сигнал, длительность которого меньше, чем среднее время задержки распространения сигнала в данном логическом элементе. Путем многократного моделирования с различными длительностями строб-импульса, было выяснено, что устройство корректно работает, начиная с длительности 4 нс, однако конечный сигнал в Манчестерском коде при этом сильно искажен, что может привести к ошибкам декодирования на устройстве, принимающем закодированный сигнал. Оптимальная длительность строб-импульса равна 7 нс, так как искажение выходящего из кодера сигнала при этом минимально возможное (на частоте 80 МГц). Полученные при таких условиях временные диаграммы приведены на рисунке 4.8.
Рисунок 4.8 – Моделирование с задержками при длительности стробов 7 нс
В нижней части рисунка 4.8 помещена временная диаграмма кода Манчестер-2 полученного без задержек. Она позволяет визуально оценить время задержки устройства в целом и, сравнивая, убедится в правильности кодирования при наличии задержек у элементов схемы. Согласно измерениям, сделанным в Micro-CAP, задержка распространения сигнала, создаваемая кодером равно 16,5 или 20 нс, в зависимости от пути прохождения сигнала в кодере. Убедится, в этом можно взглянув на рисунок 4.9.
Разница в 3,5 нс объясняется темп, что в некоторых случаях сигналу нужно пройти через инверторы, которые добавляют эти 3,5 нс, а в некоторых – нет.