Смекни!
smekni.com

Проектування системи автоматичного керування положенням правлячого електрода в процесі електроерозійного (стр. 5 из 10)

Виберемо номінал опору R7 рівний :

. (5.8)

Розрахуємо R6:

. (5.9)

Розрахуємо R5:

. (5.10)

Розрахуємо R4:

. (5.11)

5.3 Вибір компараторів

Рисунок 5.4 – Чотири компаратори в одній схемі LM339N

Три компаратори служать для розподілу сигналу, четвертий потрібний для формувача, що описан нижче.

Сигнал, що подається на позитивний вхід компаратора, порівнюваний з еталонним, котрий подається з блоку опорних напруг, і якщо він більше по напрузі еталонного, тоді на виході маємо логічну одиницю, тобто +5 В, як показано на рис 5.5.


Рисунок 5.5 – Часова діаграма роботи компаратора

Таким чином, на виходах компараторах маємо визначений код з логічних нулів і одиниць, що подається на тригери.

5.4 Вибір тригерів і принцип їхньої роботи

Скористаємося мікросхемами КМОП. Серед них присутні усі види тригерів: RS, D і JK.

Виберемо мікросхему ДО561ТР2, що містить чотири RS-тригери (DD1.1 – DD1.4), що дуже зручно при нагромадженні 4-х розрядних двоїчних слів. Виходи кожної засувки мають третій Z-стан. Сигнал дозволу - загальний для четвірки тригерів подається на вхід EI. Якщо на цьому вході нульовий рівень, виходи розмикаються (переходять у Z-стан).


а - схема однієї RS-засувки з входом дозволу EI; б – цоколівка

Рисунок 5.6 – Мікросхема ДО561ТР2

Кожен тригер складається з RS-засувки (два інвертори ИЛИ-НІ), інвертора і ключа комутації КК, що керується від шин Е и Е-НІ, що поєднують усі чотири канали. Тригер має два входи даних R і S. Усі стани триггерного каналу зведені в табл. 5.2. Низькі рівні на входах S і R не змінюють стан виходу Q. Якщо S=l і R=l, тригер цю інформацію не засувуваїть, але на виході Q транслюється сигнал S=l (поки він присутній). Час затримки поширення сигналу для тригера ДО561ТР2 не перевищує 200 нс, час переходу до стану Z не більш 100 нс.

Застосування RS-засувок дозволяє усунути наслідку дребезга, що виникає при переключенні контакту S1, тобто можливі помилкові імпульси запису одиниці в логічний пристрій. Застосувавши RS-тригер і двухполярний перемикач S1, одержимо на виході гарантований єдиний імпульс запису.

Таблиця 5.2 – Усі стани триггерного каналу

Вхід Виходи Qn
EI Sn Rn
H x x Z
B B H B
B H B H
B B B QSB
B H H Не міняється

Нам знадобиться тільки три тригери з цієї мікросхеми, тому що в нас три виходи з компараторів. Усі три виходи тригерів підключені до дешифрувача.

5.5 Проектування формувача скидання тригерів і дозволу рахунка


Рисунок 5.7 – Схема формувача

Часова діаграма даного формувача представлена на рис 5.8.



Рисунок 5.8 – Тимчасові діаграми роботи формувача

У цій схемі використовували мікросхему КМОП логіки ДО561ЛН1, що містить у собі шість стробуючих інверторів (рис. 5.9). Кожен інвертор (точніше, двухвхідный елемент АБО-НІ) має вхід Dn і вихід Qn. Крім того, на другі виходи всіх шести інверторів від загального висновку 12 (дозвіл по входу EI) подається сигнал, що дозволяє, з активним низьким рівнем. Якщо тут вхідний рівень високий, входи Dn забороняються, а усі виходи Qn мають низький вихідний сигнал.

Другий загальний вхід керування E0 – дозвіл по виходу при високому вхідному рівні переводить усі висновки в стан Z (тобто розімкнуто; вихідний опір більш 10 МОм). Третій стан спрощує роботу виходів інверторів на шину даних. Навантажувальна здатність кожного з інверторів – два Ттл-входа (Івых0=3,2 мА). Дана мікросхема придатна для переходу до пристроїв ТТЛ. Мікросхема ДО561ЛН1 працює як від напруги 15 В, так і від колекторного U=5 В.

Таблиця 5.3 - Стан входів і виходів інверторів у мікросхемі ДО561ЛН1

Дозвіл Вхід Dn Вихід Qn
По выходу ЕО По входу Е1
Н Н Н У
Н Н У Н
Н У х Н
У х х Z

Ми будемо використовувати цю мікросхему просто як інвертори, Е1 – завжди буде дорівнює логічному «0», а ЕО – завжди буде дорівнює логічної «1».

5.6 Проектування дешифрувача

Для реалізації дешифрувача для нашого конкретного випадку буде потрібно мікросхема ДО561ЛА7 і ще одна ДО561ЛН1, тільки вона буде працювати в іншому режимі. Мікросхема ДО561ЛН1 буде в цьому випадку працювати як буфер із загальним дозволом (рис 5.9).


Рисунок 5.9 – Схема дешифрувача

Е0 буде завжди дорівнює логічної «1», а на Е1 буде подаватися імпульс, що дозволяє, з формувача дозволу рахунка з невеликою затримкою. Затримка нам потрібна для того, щоб рахунок починався не на початку наростання реального імпульсу, а наприкінці – коли тригери вже установилися у визначеному значенні.

Таблиця 5.4 - Логічні результати дешифратора

Виходи тригерів Виходи дешифрувача Вид імпульсу
X1 X2 X3 Y1 Y2 Y3 Y4
1 1 1 1 0 0 1 ХХ
1 1 0 1 0 1 0 Робочі
1 0 0 1 1 0 0 КЗ

Виходи дешифрувача подаються на порт С мікроконтролера.

5.7 Вибір мікроконтролера

8-bit AVR Мікроконтролер з 4K/8K внутришньосхемною програмувальною FLASH-пам'яттю AT90S8515 Відмінні риси

• AVR RISC архітектура - архітектура високої продуктивності і малого

енергоспоживання

- 118 могутніх команд - більшість однотактових виконань

- 32 8-бітних універсальних робітників регістра

- Продуктивність до 8 мільйонів операцій у секунду при 8 MHz

• ЗУ даних і енергонезалежне ЗУ програми

- 4/8 Кбайт внутришньохемної перепрограмувальної FLASH-пам'яті програм,

ресурс: 1000 циклів стирання/запису

-256/512 байт SRAM

-256/512 байт убудованої EEPROM,

ресурс: 100000 циклів стирання/запису

- Програмувальний захист Flash і EEPROM пам'яті

• Периферія

- 8-бітний таймер/лічильник з окремим попереднім дільником

-16-бітний таймер/лічильник з окремим попереднім дільником,режимами

захоплення/порівняння і подвійним ШІМ з розрядністю 8 -, 9- або 10-битий

- Вбудований аналоговий компаратор

- Програмувальний сторожовий таймер з вбудованим генератором

- Програмувальний канал UART

- Ведучий/відомий SPI послідовний інтерфейс

• Спеціальні функції

- Режим енергозбереження Idle і PowerDown

- Зовнішні і внутрішні джерела переривань

• Специфікація

- Високошвидкісна низькоспоживна CMOS технологія

- Цілком статичне функціонування

• Споживана потужність при 4 МГц, 3V, 25 ° C

- Активний режим: 3.0 m

- Режим Idle: 1.0 m

- Режим Power Down: < 1µA

• Уведення - висновок

- 32 програмувальні лінії введення - висновку

- Корпус PDIP з 40 висновками, PLCC і TQFP з 44 висновками

• Робочі напруги

- 2.7 - 6.0V (AT90S4414-4 і AT90S8515-4)

- 4.0 - 6.0V (AT90S4414-8 і AT90S8515-8)

• Частотний діапазон

- 0 - 4 МГЦ (AT90S4414-4 і AT90S8515-4)

- 0 - 8 МГЦ (AT90S4414-8 і AT90S8515-8)

Рисунок 5.10 - AT90S4414/8515

AT90S4414/8515 є 8-розрядними CMOS мікроконтролерами з AVR удосконаленої RISC архітектурою. Виконуючи більшість команд за один тактовий цикл, мікроконтролери AT90S4414/8515 забезпечують продуктивність 1 MIPS на кожен мегагерц тактової частоти, що дозволяє розроблювачам оптимізировать споживання, що залежить в основному від тактової частоти.


Рисунок 5.11 - Блок-схема AT90S4414/8515

AVR ядро базується на удосконаленої RISC архітектурі з реєстровим файлом швидкого доступу, що містить 32 регістра загального призначення, безпосередньо зв'язаних з арифметико-логічним пристроєм (ALU), і могутньою системою команд. За один тактовий цикл із реєстрового файлу витягаються два операнда, виконується команда і результат записується в регістр призначення. Така високоефективна архітектура забезпечує продуктивність майже в десять разів більшу, ніж стандартні CISC мікроконтролери.

Контролери AT90S4414/8515 мають у своєму розпорядженні наступні можливості: 4/8 Кбайт внутрісистемно програмувальної Flash пам'яті програм, 256/512 Кбайт EEPROM даних, 256/512 Кбайт SRAM даних, 32 лінії I/O загального призначення, 32 робітників регістра загального призначення, гнучкі таймери/лічильники з режимами порівняння, внутрішні і зовнішні переривання, програмувальний послідовний UART, програмувальний сторожовий таймер з убудованим генератором, послідовний SPI порт і два програмно встановлюваних режиму енергозбереження. У режимі Idle зупиняється центральний процесор, але продовжують працювати SRAM, таймери/лічильники, порт SPI і система переривань. У режимі Power Down зберігається вміст регістрів, але зупиняється тактовий генератор і до надходження сигналу переривання або апаратного скидання забороняється виконання усіх функцій мікроконтролера. Мікроконтролери виготовляються за технологією енергонезалежної пам'яті фірми Atmel. Убудована внутрісистемно програмувальна Flash пам'ять програм може бути перепрограмована безпосередньо в системі з використанням послідовного SPI інтерфейсу або за допомогою звичайних програматорів. Об'єднавши 8-розрядне RISC CPU із внутрісистемно програмувальної Flash пам'яттю великого обсягу, фірма створила сімейство могутніх мікроконтролерів, що забезпечують реалізацію недорогих і дуже зручних рішень для великої круговькості застосувань, що вбудовуються. Сімейство AT90S4414/8515 підтримується великою круговькістю засобів розробки програм і систем, що включають: З-компілятори, макроасемблери, відлагодники/симулятори, внутрісхемні емулятори й відлагодничі пристрої.