Министерство образования РФ

Уральский Государственный технический университет

Кафедра Автоматика и управление в технических системах

Допустить к защите ______________

Зав. кафедрой В.Г. Лисиенко

Регулируемый полосовой фильтр

курсовой проект

пояснительная записка

2101 420 000 005 ПЗ

Руководитель

доц. к.т.н. ___________________ В. И. Паутов

Нормоконтролер

доц. к.т.н. __________________ Н. С. Калинин

Студент

Гр. Р-301 __________________ А. C. Мохов

Екатеринбург

2006

Реферат

Рассмотрен регулируемый полосовой фильтр с полосой пропускания порядка 20 Гц с изменением f_р в диапазоне частот от 1 до 10 кГц, управляемый 8-разрядным кодом. При этом не изменяется ширина полосы пропускания и коэффициент усиления. Полосовой фильтр состоит из магистрального приемника последовательного сигнала, 8-разрядного регистра сдвига с последовательным входом, 10-разрядного цифро-аналогового преобразователя, полосового фильтра 3-го порядка на трех операционных усилителях, схемы управления, которая состоит из: RS-триггера, логического элемента 2И-НЕ с триггером Шмидта, двух задерживающих схем, счетчика на 2 и на 8 в одном корпусе и логических элементов 3И и 2И-НЕ.

Разработаны структурная и принципиальная схемы устройства.

Преобразователь может применяться для выделения аналогового сигнала необходимой частоты с выделением из указанного выше диапазона частот, причем управляться он может от ЭВМ через стандартный интерфейс RS-232Ccom-порта. Причем изменить диапазон частот, а также ширину полосы пропускания можно небольшой подстройкой полосового фильтра подбором необходимых сопротивлений и конденсаторов.

Проект содержит 16 стр., 8 рис., 1 стр. приложений, 6 назв. библ.

Содержание

ЗАДАНИЕ НА ПРОЕКТИРОВАНИЕ

РЕФЕРАТ

СОДЕРЖАНИЕ

ВВЕДЕНИЕ

1. СТРУКТУРНАЯ СХЕМА

2. ПРИНЦИПИАЛЬНАЯ СХЕМА

2.1 Выбор основной элементной базы

2.2 Определение параметров RC цепочки на входе генератора

2.3 Описание принципа работы

2.3.1 Работа МП

2.3.2 Работа регистра сдвига

2.3.3 Передача данных с регистра на ЦАП

2.3.4 Работа ЦАП

2.3.5 Работа фильтра на операционных усилителях

2.3.6 Работа схемы управления

3. КОНСТРУКТИВНОЕ ОФОРМЛЕНИЕ

ЗАКЛЮЧЕНИЕ

БИБЛИОГРАФИЧИСКИЙ СПИСОК

ПРИЛОЖЕНИЕ Перечень элементов

Введение

В данной работе необходимо разработать полосовой фильтр, с шириной полосы порядка 20 Гц и диапазоном изменения f_р от 1 кГц до 10 кГц, управляемый 8-разрядным кодом.

Потребность в таком фильтре появляется из-за стремления уменьшить размеры приборов, использующих такие преобразователи, и из-за стремления уменьшения времени и ресурсов, затрачиваемых на работу, а так же из-за универсальности данного прибора и возможности работать со стандартным интерфейсом com-порта ЭВМ.

Поставленная задача имеет неоднозначное решение. Вес этот фильтр мог быть построен на контроллере, что значительно упростило бы схему и дало возможность работать с цифровым сигналом.

Данный курсовой проект посвящен разработке структурной и принципиальной схемы такого преобразователя.

В качестве основного элемента преобразователя берётся 10-ти разрядный ЦАП с полосовым фильтром, которые управляется системой управления. Дополнительно к ЦАП добавляются регистр и магистральный приемник последовательного сигнала с двухпроводной асинхронной линии, которые позволяют принимать информацию, а также сохранять ее на необходимое для нормальной работы схемы время. Предполагается, что фильтр работает с диапазоном частот от 1 до 10 кГц.

1. Структурная схема

В ходе работы разработана структурная схема представленная на рис.1.

Рис.1. Структурная схема преобразователя

МП – магистральный приемник последовательного кода.

RG – регистр.

ЦАП – преобразователь аналогового напряжения в двоичный код. ЦАП с фильтром являются основными элементами преобразователя.

CУ – схема управления.

G – генератор тактовых импульсов.

Описание принципа работы.

Интерфейс RS-232C использует несимметричные приемники и передатчики, сигнал передается относительно общего провода (схемной земли). Интерфейс RS-232C не обеспечивает гальванической развязки устройств. Логической единице на входе приемника соответствует уровень напряжения -3 ... -12 В. Логическому "0" соответствует напряжение +3 ... +12. Между уровнями +3 ... -3 В существует зона нечувствительности, обуславливающая гистерезис приемника. Состояние на выходе приемника изменяется только при пересечении напряжением порога +3 или -3 В. Уровни сигналов на выходах передатчика должны лежать в диапазоне +5...+12 В или -5 ... -12 В.

При включении схемы СУ кнопкой с возвратом сбрасываем все элементы в начальное положение.

На МП поступает входная информация в виде двоичного 8-разрядного последовательного кода по интерфейсу RS-232C. МП преобразует код интерфейса RS-232C в стандартный последовательный код ТТЛ уровня. При отсутствии сигнала с com-порта на линию подается “1”, при передачи «пачки» информации с порта, состоящей из стартового бита, уровень которого “0”, и следующих за ним 8 информационных битов с битом четности и стоп-битом, СУ срабатывает на передний фронт стартового бита и запускает генератор тактовых импульсов, но с некоторой задержкой, чтобы пропустить стартовый бит. Задержка осуществляется задерживающей цепью перед генератором (рис. 2).

Для синхронизации приема регистром сигнала с последовательного порта ЭВМ необходимо, чтобы частота тактового генератора F_С совпадала со скоростью передачи по линии (рис. 2), для этого надо при составлении программного обеспечения для управления данным фильтром принудительно задать скорость передачи кода с com-порта, для работы с которой рассчитан генератор тактовых импульсов (см. ниже ).

Далее на тактовый вход регистра сдвига с последовательным входом подается восемь импульсов с частотой F_Сдля записи с последующим сдвигом каждого из восьми битов информации. После этого подается девятый тактовый импульс на ЦАП для считывания им с регистра параллельного 8-разрядного кода и преобразования его в напряжение, управляющее самим полосовым фильтром.

Для наглядного представления работы всей схемы ниже даны временные диаграммы управления каждой микросхемой фильтра [ 2,3,5 ].

ВРЕМЕННАЯ ДИАГРАММА

2. Принципиальная схема

На основе структурной схемы регулируемого полосового фильтра разработана принципиальная схема.

2.1 Выбор основной элементной базы

В качестве магистрального приемника взята микросхема К1102ЛП1. В качестве 8-разрядного регистра с последовательной загрузкой и с параллельным считыванием микросхема К555ИР8, а в качестве ЦАП – микросхема К1118ПА2 в режиме работы ТТЛ. В качестве генератора взят логический элемент 2И-НЕ с триггером Шмидта – микросхема К155ТЛ3. Системой управления является набор логических элементов, включая асинхронный счетчик К155ИЕ5, RS-триггер К555ТР2, логический элемент 3И - К555ЛИ3 и 2И-НЕ – К155ЛА3, функции которых описаны ниже [ 1,4,6 ].

2.2 Определение параметров RC цепочки на входе генератора (DA1.1)

Рис.3. Генератор тактовых импульсов на микросхеме К155ТЛ3

Учитывая, что скорость передачи необходимо устанавливать принудительно при управлении фильтром с com-порта, будем считать достаточной частоту тактового генератора порядка 20 кГц, тогда R2 = 250 Ом и С1 = С2 = 0,1 мкФ, а R1 = 500 Ом (рис. 3). Цепь задержки перед генератором служит для того, чтобы пропустить стартовый бит и записывать в регистр информацию с первого информационного бита.

2.3 Описание принципа работы

2.3.1 Работа МП (DD1.1)

Магистральный приемник (рис. 4) преобразует уровни напряжения сигнала с последовательной линии com-порта до уровня ТТЛ. В сигнале, приходящем с порта, уровень единицы –3 .. –12 В, что соответствует 2,4 .. 5 В в ТТЛ, а уровень нуля +3 .. +12 В, что соответствует 0 .. 0,8 В в ТТЛ. Питание: вывод 1 – +5В, 4 – общая шина.

Рис. 4. Магистральный приемник (DD1.1)

2.3.2 Работа регистра сдвига (DD2.1)

Рис. 5. Регистр сдвига с последовательной загрузкой и параллельной выгрузкой.

На вход 2 подается последовательный сигнал (рис. 5), преобразованный в уровень ТТЛ магистральным приемником DD1.1. На входы 1, 9 подается напряжение +5 В, а выходы 3 – 6, 10 - 13 через 8-разрядную шину подсоединены к ЦАП (DD2.2), по ним передается параллельный код управления. Ко входу 9 также подсоединена кнопка сброса с возвратом. Питание: вывод 10 – общая шина, 5 – +5В.

На схему управления проходит фронт импульса стартового бита, который проходя через RS-триггер DD3.1 запускает генератор DD3.5 с запозданием, необходимым, чтобы пропустить стартовый бит. Тактовые импульсы подаются прямо на вход 8 микросхемы DD2.1, которые сдвигают код на выходах 3 – 6, 10 – 13 на один разряд и записывают в освободившийся регистр. Тактовые импульсы также подаются на счетчик DD3.2, выходы которого подсоединены логическому элементу DD3.3 3И, который при достижении восьми тактов подает сбрасывающий импульс на DD3.1, причем с задержкой, необходимой, чтобы пропустить бит четности с com-порта, а также с DD3.3 идет управляющий импульс на DD2.2, по которому происходит преобразование двоичного параллельного кода в напряжение.