Одновременно с этим на вход 02 микросхемы D3 ведущее устройство вырабатывает сигнал низкого уровня напряжения /IORC, который предварительно усиливается через 12 вход этой же микросхемы. Микросхема D3 работает как логическое «ИЛИ» и при подаче на входы 01 и 02 логического нуля, на выходе 03 появляется низкий уровень напряжения. Далее по схеме с выхода 03 микросхемы D3 этот логический ноль поступает на вход 01 микросхемы D8, выполняющей функцию логического «И», и выдается с выхода 12 на вход 03 и 04 микросхемы D8. В итоге на выходе 06 микросхемы D8 вырабатывается логический ноль (
), который является сигналом /XACK и выдается на шину управления для передачи ведущему устройству.Логический ноль, выдаваемый с выхода 03 микросхемы D3, выдается также на вход 01 микросхемы D6 являющейся регистром серии КР1533ИР22. Вход 01 микросхемы D6 является входом управления Z-состояния выходов регистра, и сигнал низкого уровня напряжения является разрешающим, переключающим выходы регистра из Z-состояния в логический ноль или единицу. После прихода сигнала на вход 01 регистр выдает хранящиеся в нём данные на шину данных (
).Ведущее устройство получив сигнал /XACK, принимает данные и снимает сигнал /IORC. После снятия сигнала /IORC, со входа 02 микросхемы D3, с выхода 03 этой микросхемы исчезает логический ноль и появляется логическая единица. Эта логическая единица поступает на вход 01 микросхемы D8, поскольку в этот момент на входы 02 и 13 подаются единицы, то на выходе 12 также вырабатывается логическая единица. Затем сигнал высокого уровня поступает на входы 03 и 04 микросхемы D8 и с выхода 06 этой микросхемы вырабатывается логическая единица снимающая сигнал /XACK (
). С выхода 03 микросхемы D3 логическая единица подается на вход 01 микросхемы D6, что приводит к тому что на выходах регистра формируется сигнал Z-уровня и передача данных завершается ( ). После снятия сигнала /IORC снимается адрес с шины адреса – с выходов 05 микросхем D1, D2 снимаются логические единицы, а с выходов 06 микросхем D12, D13, D19 снимаются логические нули, с выхода 08 микросхемы D14 исчезает сигнал высокого уровня напряжения, а с выхода 11 микросхемы D5 исчезает низкого уровня напряжения. Таким образом снимаются сигналы с разрешающих входов 04, 05, 06 микросхемы D18 и на всех выходах микросхемы D18 будет высокий уровень напряжения ( ).Процедура диагностики выполняется ведущим устройством в соответствии с временной диаграммой, представленной на рис. 2.
Рис. 2 – Временная диаграмма
Реализуется процедура следующим образом.
Ведущий на лини ADRF-ADR0 выставляет адрес регистра данных. Адрес проходит через микросхемы D1, D2, D12, D13, D19 КР1533КП7, D5 КР1533ЛЛ4, D14 КР1533ЛИ8 и D18 КР1533ИД7. При подача адреса на выбирающие входы 09, 10, 11 микросхем D1, D2, D12, D13, D19 будет подаваться комбинация логических нулей и единиц, по которой мультиплексоры выберут с каких входов 01, 02, 03, 04, 12, 13, 14 или 15 передавать информацию на выходы 05 и инверсный 06. При нужной для нашего модуля комбинации на выходах 05 сформируется логическая единица, а на выходах 06 логический ноль. Далее с выходов 05 микросхем D1 и D2 логические единицы поступают на входы 09 и 10 микросхемы D14 формирую тем самым на выходе 08 данной микросхемы высокий уровень напряжения поступающий на разрешающий вход 06 микросхемы D18. Сигнал логического нуля с выхода 06 микросхемы D12 поступает на разрешающий вход 04 микросхемы D18. Логические нули с выходов 06 микросхем D13 и D19 поступают на входы 12 и 13 микросхемы D5 формируя на выходе 11 данной микросхемы сигнал низкого уровня напряжения. Этот логический ноль поступает на разрешающий вход 05 микросхемы D18. После приходов сигналов разрешения дешифрации на входа 04, 05, 06 и сигналов на входы выборки 01 и 02 микросхемы D18, формируется сигнал логического нуля на одном из выходов 12, 13, 14 или 15 (
). Этот сигнал поступает на вход 02 микросхемы D4.Одновременно с этим на вход 03 микросхемы D4 ведущее устройство вырабатывает сигнал низкого уровня напряжения /IOWC. Микросхема D3 работает как логическое «ИЛИ-НЕ» и при подаче на входы 02 и 03 логического нуля, на выходе 01 появляется логическая единица. Далее по схеме с выхода 01 микросхемы D4 эта логическая единица поступает на вход 05 этой же микросхемы D4 и далее с выхода 04 микросхемы D4 поступает на вход 05 микросхемы D8, выполняющей функцию логического «И», и выдается с выхода. В итоге на выходе 06 микросхемы D8 вырабатывается логический ноль (
8+7+20=35 нс), который является сигналом /XACK и выдается на шину управления для передачи ведущему устройству.Логическая единица, выдаваемая с выхода 01 микросхемы D4, выдается также на вход 01 микросхем D10, D11, D15- D17 являющихся мультиплексорами серии КР1533КП16. Вход 01 этих микросхем является входом переключения с одних информационных входов мультиплексора на другие и сигнал высокого уровня напряжения является разрешающим переключение со входов 2, 5, 11, 14 на входы 3, 6, 10, 13. После прихода сигнала на вход 01 мультиплексор передает информацию со входов 3, 6, 10, 13 на выходы 4, 7, 9, 12. (
).Также, логическая единица с выхода 01 микросхемы D4, поступает на входа 01 и 02 микросхемы D14 с логической функцией «ИЛИ» и далее с выхода 03 поступает на входы 04 и 05 этой же микросхемы D14. Микросхема D14 в данном случае играет роль схемы задержки. С выхода 06 микросхемы D14 логическая единица поступает на входы 02, 05, 10 микросхемы D5 и с выходов 03, 06, 08 микросхемы D5 поступает на вход разрешения записи 11 микросхем D6, D7, D9. По этому сигналу регистры запоминают ту информацию что находилась на информационных входах микросхем мультиплексоров (
).Происходящие в модуле процессы после выработки на шину управления сигнала /XACK происходят аналогично описанным выше в процедуре чтения.
3. Разработка сборочного чертежа
Модуль должен быть выполнен в виде одноплатного устройства с габаритами печатной платы (ПП) 200 х 250 мм. Толщина материала ПП – 3 мм. Разработка ПП производится с использованием справочных данных и рекомендаций [13].
Ввиду достаточно большой плотности монтажа следует использовать двустороннюю ПП. Метод изготовления ПП выбирают в зависимости от сложности принципиальной электрической схемы, конструктивно-технологических требований к разрабатываемому изделию и оснащенности предприятия-изготовителя необходимым оборудованием. В нашем случае, можно использовать комбинированный метод [13], при котором сочетается химическое травление фольгированного материала с электрохимической металлизацией отверстий. Метод обеспечивает надёжную пайку элементов и используется при изготовлении двусторонних ПП.
Центры всех отверстий на ПП, включая крепёжные, должны располагаться в узлах координатной сетки. Шаг координатной сетки выбирается равным 1,25 [13] Размеры и конфигурацию крепёжных и других конструктивных отверстий следует выбирать по ГОСТ 11284-75. Диаметры монтажных и переходных неметаллизированных отверстий выбираем по ГОСТ 10317-79 для разных типов элементов равными 0,6; 0,9; 1,1 мм. Шероховатость поверхностей монтажных не металлизированных отверстий и торцов ПП должна соответствовать ГОСТ 2789-73 Rz £ 80, а для металлизированных отверстий Rz £ 40.
Отверстия, соединенные печатными проводниками и отверстия под выводы навесных элементов, а также металлизированные отверстия на наружных слоях ПП со стороны фольги должны иметь контактные площадки (КП). Размеры КП выбираются в зависимости от диаметра отверстия по данным, рекомендованным международной электротехнической комиссией (МЭК) и составляют для диаметров отверстий 0.6, 0.9, 1.1 мм соответственно 1.8, 2.3, 2.5 мм [13]. При необходимости (например, при прохождении печатного проводника между двумя соседними выводами микросхемы) размеры КП могут быть занижены с одной или двух сторон. Площадь оставшейся части КП за вычетом диаметра отверстия должна быть не менее 1.6 мм2 для плат второго класса плотности.
Для предотвращения образования остатков припоя из-за натекания при пайке, что может привести к закорачиванию проводников, рекомендуется по возможности выдерживать зазор 1,25 мм между проводниками, а также между проводником и КП. Печатные проводники выполняют одинаковой ширины на всем их протяжении.