Регистровая память типа Магазин (стр. 3 из 4)
7.2 Дешифраторы
Универсальный дешифратор. Он применяется для преобразования входного трехразрядного кода в октальный. При этом вход В разрешает или запрещает преобразование.
Микросхема имеет следующие входы:
| Контакт | Обозначение | Описание |
| 1 | Q4 | Выход |
| 2 | Q2 | Выход |
| 3 | Q0 | Выход |
| 4 | Q7 | Выход |
| 5 | Q9 | Выход |
| 6 | Q5 | Выход |
| 7 | Q6 | Выход |
| 8 | Общ. | Общий |
| 9 | Q8 | Выход |
| 10 | A | Вход |
| 11 | D | Раз.\Запрещ. |
| 12 | C | Вход |
| 13 | B | Вход |
| 14 | Q1 | Выход |
| 15 | Q3 | Выход |
| 16 | Uп | Питание |
7.3 Регистры
К561ИР6 - 8-разрядный двунаправленный шинный регистр со входами и выходами как параллельными, так и последовательными.
Микросхема имеет следующие входы:
| Контакт | Обозначение | Описание |
| 1 | B7 | Вход |
| 2 | B6 | Вход |
| 3 | B5 | Вход |
| 4 | B4 | Вход |
| 5 | B3 | Вход |
| 6 | B2 | Вход |
| 7 | B1 | Вход |
| 8 | B0 | Вход |
| 9 | EA | Разреш. линии А |
| 10 | SI | Последовательный вход |
| 11 | A/B | Линия А/В |
| 12 | Общ. | Общий |
| 13 | P/S | Паралл./Послед. |
| 14 | A/S | Асин./Синх. |
| 15 | C | Тактовый |
| 16 | A0 | Выход |
| 17 | A1 | Выход |
| 18 | A2 | Выход |
| 19 | A3 | Выход |
| 20 | A4 | Выход |
| 21 | A5 | Выход |
| 22 | A6 | Выход |
| 23 | A7 | Выход |
| 24 | Uп | Питание |
Режимы работы:
| EA | P/S | A/B | A/S | Режим |
| L | H | H | L | Z |
| H | H | H | L | ЗАПИСЬ |
| L | H | H | L | Z |
| H | H | L | L | ЧТЕНИЕ |
| L | H | H | L | Z |
7.4 Компаратор
Компаратор К561ИП2 – цифровой компаратор. Он сравнивает два четырехразрядных числа и имеет 3 выхода QA<B, QA=B, QA>B. Может использоваться при каскадировании.
| Контакт | Обозначение | Описание |
| 1 | B2 | 3 разряд слова В |
| 2 | A2 | 3 разряд слова А |
| 3 | QA=B | Выход |
| 4 | A>B | Вход |
| 5 | A<B | Вход |
| 6 | A=B | Вход |
| 7 | A1 | 2 разряд слова А |
| 8 | Общ. | Общий |
| 9 | B1 | 2 разряд слова В |
| 10 | A0 | 1 разряд слова А |
| 11 | B0 | 1 разряд слова В |
| 12 | QA<B | Выход |
| 13 | QA>B | Выход |
| 14 | B3 | 4 разряд слова В |
| 15 | A3 | 4 разряд слова А |
| 16 | Uп | Питание |
| Тип | Потребляемый ток, мкА | Время задержки,нс |
| ИЕ11 | 20 | 150 |
| ИР6 | 20 | 300 |
| ЛН1 | 0,02 | 190 |
| ИД1 | 5 | 167 |
| ЛА7 | 0,25 | 60 |
| ЛА8 | 1 | 85 |
| ЛЕ6 | 0,25 | 70 |
| ИМ1 | 20 | 600 |
| ЛЕ5 | 1 | 60 |
8. Принципиальная схема устройства
8.1 Перечень элементов
| Обозначение | Наименование | Количество |
| D1 | ЛЕ5 – 4 эл.2ИЛИ-НЕ | 1 |
| D3,D5 | ИЕ11-СЧЕТЧИК | 2 |
| D2,D4,D9-D71(НЕЧЕТНЫЕ),D73.2 D80,D81,D82 | Элемент НЕ | 38 |
| D6,D7 | ИМ1-СУММАТОР | 2 |
| D8-D70 (ЧЕТНЫЕ) | ИР6-РЕГИСТР | 32 |
| D72,D74 | ЛН1-6ИНВЕРТОРОВ | 2 по 4 эл. |
| D73,D75,D76,D77,D78 | ИД1-ДЕШИФРАТОР | 5 |
| D73.1 | ЛА7-4 ЭЛЕМЕНТА 2И-НЕ | 1 |
| D79 | ЛА8 – 2 ЭЛ. 4И-НЕ | 1 |
| D83 | ЛЕ6 – 2ЭЛ.4ИЛИ-НЕ | 1 |
Можно заменить отдельные элементы НЕ микросхемой ЛН1- тогда этих схем нужно будет 8(DN1-DN8).
8.2 Питание микросхем
Напряжение питания +5В подать:
на 16-й вывод микросхем D3, D5, DN1-DN8, D6,D7, D73,D75,D76,D77,D78
на 14-й вывод микросхемы D1, D73.1, D79, D83
на 24-й вывод микросхем регистров.
на 13-й вывод микросхем регистров,
на 6-й вывод микросхем D6
К цепи ОБЩ. подключить:
1-й вывод микросхем D3, D5,D7,регистров, D73
2-й вывод микросхем D6,D7,регистров
3-й вывод микросхем D3, D5,D7,регистров
4-й вывод микросхем D1, D3, D5, DN1-DN8, D6,D7,регистров, D73, D73.1
5-й вывод микросхем D1, D3, D5,D7,регистров, D73,D75,D76,D77,D78, D73.1
6-й вывод микросхем D1,D7,регистров, D73, D73.1, D79, D83
7-й вывод микросхем D1, D5,регистров, D73, D73.1, D79, D83
8-й вывод микросхем D1, D3, D5, DN1-DN8, D6,D7,регистров, D73,D75,D76,D77,D78 , D73.1, D79, D83
9-й вывод микросхем D1, D6, D73,D75,D76,D77,D78, D73.1
10-й вывод микросхем D1,регистров, D73.1
11-й вывод микросхем D1, DN8,D7, D73.1, D79, D83
12-й вывод микросхем D1, D3, D5, DN1-DN8,D7,регистров, D73, D73.1, D79, D83
13-й вывод микросхем D1, D3, D5, DN8,D7, D73.1
14-й вывод микросхем D5, DN8,D7,регистров
15-й вывод микросхем DN8, D6,D7,регистров
9.1 Временная диаграмма блока формирования адреса
ta0 – время задержки 1-й адресной линии
ta1 – время задержки 2-й адресной линии
ta2 – время задержки 3-й адресной линии
ta3 – время задержки 4-й адресной линии
ta4 – время задержки 5-й адресной линии
ta0 = 60+190+150=400 нс
ta1 = ta0+150нс = 550нс
ta2 = ta0+150нс = 700нс
ta3 = ta0+150 = 850нс
ta4 = ta0 +tне+ta3 = 150нс+190нс+850 = 1190нс
Время формирования адреса чтения или записи: 1190 нс.
9.2. Временная диаграмма блока дешифрирования адреса
t3 – Задержка на элементах D73, D73.1, D73.2
t4 – Задержка на элементе D74
t5 – Задержка дешифрирования
t3 = 190+60+167=417нс
t4 = 190 нс
t5 = 167нс
t=t3+t4+t5=764 нc
Время дешифрации адреса чтения или записи: 724 нс.
9.3 Временная диаграмма блока проверки заполнения памяти
t7-задержка на ЛА8
t8 –t7+ задержка на НЕ
t9 – t8+задержка на ЛА8
t10 – t9+задержка на НЕ
t7=85 нс
t8 = 175нс
t9 = 260нс
t10=450 нс
Максимальное время обнаружения переполнения(пустоты): 450 нс
9.4 Временная диаграмма блока регистров
t6 – время переключения регистра из Z-состояния
t6 = 300нс
Тогда максимальная частота работы памяти: fраб. = 1/tи = 3 Мгц.
10. Расчет параметров устройства
10.1 Токи и потенциалы
В спроектированном устройстве регистровой памяти используется серия КМОП К561. Напряжение питания данной серии Uпит.=+5В±10%. Входные и выходные логические уровни сигналов совместимы внутри одной серии, в данном случае 561.
10.2 Нагрузка
Все элементы данного устройства принадлежат одной серии 561, это значит, что емкостные параметры входов и выходов согласованны.
10.3 Потребляемая мощность
Расчет потребляемой мощности производится в следующем порядке. Сначала в справочных данных находятся значения потребляемых токов Iпотр. для каждой микросхемы. Далее рассчитывается потребляемая мощность одной микросхемы данного типа. Затем полученное значение помножается на число таких микросхем в устройстве. Полученные значения складываются между собой, образуя суммарную потребляемую мощность.