Смекни!
smekni.com

Триггеры с управлением записью Триггеры J-K-типа (стр. 3 из 4)

Тактируемые триггеры

Запись информации в тактируемые триггеры может осуществляться только при наличии ТИ. Следовательно, тактируемые триггеры кроме информационных обязаны иметь еще и тактирующий вход. В тактируемом исполнении может быть выполнен любой из триггеров таблицы 3.1.

Однако в практике проектирования тактируемых триггеров наибольшее распространение получили триггеры CRS- и CD- типов. Они являются по существу базовыми триггерами, на основе которых строятся более сложные схемы.

Триггеры

типа

Поведение тактируемого триггера CRS-типа отражено в таблице 6.

Характеристическое уравнение CRS-триггера имеет вид:

;
(8)

Реализация триггера непосредственно по уравнению (8) в базисе ОФНП приводит к однофазному триггеру

типа. Однако в таком виде
триггер не находит применения. Наиболее часто
триггеры выполняются в базисе элементов И-НЕ и И-ИЛИ-НЕ.

Схемы таких триггеров и их обозначение показаны на рис. 9.

Обе схемы можно получить посредствам преобразования уравнения (8).


В частности, схема триггера на рис. 9,а получается в результате следующих преобразований уравнения:

Для схемы второго триггера уравнение преобразуется следующим образом:

После инвертирования обеих частей уравнения получим необходимое выражение для реализации триггера (рис. 3.12, б) в базисе элементов И-ИЛИ-НЕ:

.

Обе схемы фиксируют информацию по уровню ТИ при условии, что τти>3τср и τти>2τср для схем на рис. 9, а и 9, б соответственно.

Из диаграммы на рис. 9, г видно, что смена информации на входах триггера при действии ТИ (моменты t1-t3) отражается на его выходах.

На рис. 10 приведены схемы триггеров

-типа. Триггеры управляются сигналами с уровнем логического 0, и для них запрещенной является комбинация двух 0 на его информационных входах при наличии ТИ с уровнем 0 (C=0). Обе схемы находят широкое применение; при этом схема на рис. 10, а выполняется на четырех элементах И-НЕ, а схема на рис. 10, б — на двух элементах И-ИЛИ-НЕ, то есть является более экономичной по числу вентилей, потребляемой мощности и более быстродействующей.

Триггеры

-типа

Триггером D-типа, известным под названием триггера задержки, называют логическое устройство с двумя устойчивыми состояниями и одним информационным входом D (от англ. Delay — “задержка”). Закон функционирования триггера D-типа приведен в табл. 7 и аналитически описывается уравнением:

Таблица.7

Dn Qn+1
0 0
1 1

То, что триггер имеет один информационный вход, в ряде случаев является достоинством триггеров D-типа по сравнению с триггерами с двумя информационными входами, поскольку в 2 раза сокращается число межкаскадных связей, требуемых для передачи информации. Именно в силу этого положительного свойства триггеры D-типа весьма широко применяются в интегральной схемотехнике при проектировании цифровых устройств.

Построение триггера по характеристическому уравнению приводит к схеме, представляющей собой вентиль И с одним входом. Поскольку сигнал на выходе такой схемы отслеживается с некоторой задержкой, то триггер называют триггером задержки. В асинхронном исполнении D-триггер эквивалентен линии задержки, так как передает логический сигнал на выход с задержкой, определяемой задержкой самого логического элемента. Однако как триггер такая схема, естественно, существовать не может. В качестве триггера схема, описываемая табл. 7, существует только в тактируемом варианте. Но в этом случае она представляет собой один из 625 типов триггеров с двумя входами, а именно триггер под номером 7 в табл. 1. Поведение такого триггера в обобщенном виде описывается табл. 8 и характеристическим уравнением вида:

(9)

Реализация триггера по уравнению (9) в базисе ОФПН дает однофазный триггер (рис. 11). В отсутствие тактирующего сигнала (С=0) триггер может находиться либо в состоянии 0 (Q=0), либо в состоянии 1 (Q=1). Пусть триггер находится в состоянии Q=1. В этом случае уровень 1 действует на выходе вентиля В1 и следовательно, на выходе элемента В3, выполняющего функцию ИЛИ. Если триггер находится в состоянии 0 (Q=0), то закрыты оба вентиля В1 и В2 (на выходах уровни 0) и тем самым поддерживается уровень 0 на выходе Q триггера.


Пусть триггер находится в состоянии Q=0. Установим его в состояние Q=1, для чего на входы подадим комбинацию сигналов C=1, D=1. В этом случае на выходе вентиля В2, а затем и на выходе Q триггера формируется уровень 1. Последний поступит на вход вентиля В1 и подготовит его к включению по одному входу. В результате при C=0, то есть при съеме тактирующего сигнала, и при D=1 на выходе вентиля В1 сформируется уровень 1, который через элемент В3 подтвердит состояние Q=1 после съема ТИ. Однако такого подтверждения может не произойти, если после окончания ТИ вентиль В1 не успеет включиться, но уже выключится вентиль В2, то есть на его выходе сформируется уровень 0 раньше, чем уровень 1 на выходе вентиля В1. Другими словами мы сталкиваемся с явлением состязаний (гонок) между логическими элементами В4, В1 и В2.Говорят, что элемент В2 выиграет гонку, если сигнал на его выходе появится раньше, чем на выходе элемента В1. Поэтому здесь необходима проверка триггера на функциональную надежность. Схема триггера рис. 11 при наличии состязаний будет считаться функционально надежной, если выполняется условие:

.

.

Это выражение можно записать в виде:

Полученное условие для однотипных элементов невыполнимо, так как для них всегда

. А это означает, что схема триггера будет функционально надежна, если в качестве вентиля В1 будет применяться элемент другой, по быстродействию серии ИМС, либо триггер реализуется на одном элементе T-TTL-типа (рис. 3.15).

Различные схемные варианты триггеров D-типа приведены на рис. 13, а - в. Поскольку все триггеры вида L, то необходимо следить за тем, чтобы во время действия ТИ информация на входе оставалась постоянной (рис. 13, г). Анализируя схемы на рис. 13, а-в, нетрудно заметить, что все они выполняют одну и ту же логическую функцию, имеют одну и ту же диаграмму входных и выходных сигналов (рис. 13, г), но вместе с тем реализуется на различном числе элементов.

Приведенные схемы D-триггеров тактируются сигналами высокого уровня (C=1). Иногда требуются

-триггеры, функционирование которых описывается табл. 9 и характеристическим уравнением (3.10), составленным по карте Карно (рис. 14).

(10)

В схемотическом плане такие триггеры могут быть построены на основе триггеров рис. 14, а, б посредством замены элементов И-НЕ на элементы ИЛИ-НЕ. Однако наиболее экономичные по числу вентилей однофазный и парафазный варианты

-триггеров, приведенные на рис. 15.