Управление тюнером спутникового телевидения (стр. 12 из 26)

3) Выводы

, микропроцессора 1821ВМ85 соединить с выводами , микросхемы 580ВВ55 соответственно.

4) На вход SR «Установка в исходное состояние» микросхемы 580ВВ55 подать низкий уровень (подключить к корпусу).

1.2.11. Фиксирующая схема.

Как уже отмечалось выше необходимо подавать сигналы в блок индикации № канала (2 индикатора) в строго определенные моменты времени. Для этого необходимо предусмотреть устройство, которое по сигналам от процессора, будет пропускать информацию на один из индикаторов блока индикации. В качестве элементов фиксирующей схемы будем использовать 2 регистра типа 1533UP23.

Регистр, аналогичный UP22, нос 8 тактируемыми триггерами. Регистр принимает и отображает информацию синхронно с положительным перепадом на тактовом входе.

EO	C	Dn	Выход
Загрузка и считывание Загрузка регистра и разрыв выходов	Н В	«Н», «В» «Н», «В»	«Н», «В» соответственно

Таким образом, подавая тактирующие сигналы на вход С (№11) регистра 1533UP23, мы разрешаем прохождение сигналов на соответствующий индикатор в строго определенные моменты времени.

U_n - № 20

Земля - № 10

1.2.12. Согласующая схема.

Для организации вывода информации в остальные блоки тюнера будем использовать регистр 1533UP23, тактируемый сигналами от микропроцессора.

Принцип включения и управления регистра 1533UP23 рассмотрен в предыдущей главе.

Для приема информации в устройство управления будем использовать шинный формирователь 1533АП6. Как известно шинный формирователь обеспечивает передачу информации в обоих направлениях. Для обеспечения только ввода данных вывод №1 соединим с корпусом. Если появится необходимость в выводе большего количества информации из устройства управления, то с помощью микросхемы 1533АП6 можно будет решить данную проблему.

Более подробная информация о микросхеме 1533АП6 приведена в главе «Шина данных микропроцессора 1821ВМ85».

1.2.13. Схема дешифрации.

В предыдущих главах были рассмотрены основные блоки схемы управления и было отмечено, что МП в строго определенные моменты времени должен взаимодействовать с определенными микросхемами. Поэтому в данной схеме необходимо предусмотреть устройство, которое по сигналам от процессора, будет подключать к его шинам адреса или данных ту или иную микросхему или группу микросхем. Из этого можно заключить, что в схеме системы должен протекать некоторый процесс однозначного выбора и он организуется подачей на линии адреса А11

А15 определенного кода выбора или сигнала разрешения доступа к отдельному блоку или блокам. К счастью, эта проблема является классической и она имеет простое решение. В частности можно использовать дешифратор, выполненный в виде ТТЛ устройства среднего уровня интеграции, предназначенного для преобразования двоичного кода в напряжение логического уровня, которое появляется в том выходном проводе, десятичный номер которого соответствует двоичному коду. В последствии выходной провод дешифратора подключают к входу «Выбор микросхемы» нужной микросхемы (например вывод №18 (CS) микросхемы 537РУ10).

В качестве дешифратора будем использовать микросхему 1533ИД7. Выбор данного дешифратора обусловлен количеством выходных линий и нагрузочной способностью.

Микросхема 1533ИД7 – высокоскоростной дешифратор, преобразующий трехразрядный код А0

А2 (№1 3) в напряжение низкого логического уровня, появляющегося на одном из восьми выходов 0 7. Дешифратор имеет трехвходовый логический элемент разрешения.

В таблице показано, что дешифрация происходит, когда на входах

(№4) и (№5), напряжение низкого уровня, а на входе Е3(№6) высокого. При других логических уровнях на входах разрешения, на всех выходах имеются напряжения высокого уровня.

		Е3	А2	А1	А0	0	1	2	3	4	5	6	7