0 7 8 63
Зн - разряд знака числа (мантиссы).
┌───────────────┐ ┌─────────────┐ ┌────────────┐ ┌─────────────┐
│ Часы суточные │ │ Управляющие │ │ Регистры │ │ Регистры │
├───────────────┤ │ регистры │ │ общего │ │ с плавающей │
│ Компаратор │ │ 16х32 │ │ назначения │ │ точкой │
├───────────────┤ │ разряда │ │ 16х32 │ │ 4х64 │
│ Таймер │ ├─────────────┤ │ разряда │ │ разряда │
├───────────────┤ │ РССП │ └────────────┘ └─────────────┘
│ Таймер │ └─────────────┘ ║ ║
│ интервальный │ ║ ║ ║
└───────────────┘ ╔══════╝ ║ ║
│ ╔═══════════╣ ╔═══════════════════╣ ║
│ ║ ║ ║ ║ ║
┌───────────────────────┐ ┌───────────────────────────────────┐
│ Средства управления │ │ Средства обработки │
├───────────┬───────────┤ ├────────────┬──────────┬───────────┤
│ Управление│Управление │ │ Операции с │Операции с│Операции │
│ системой │программой │─┬─│ фиксирован-│плавающей │десятичной │
└───────────┴───────────┘ │ │ ной точкой │точкой │арифметики │
│ │ │ ║ │ │ │ │и полей пе-│
│ │ │ ║ │ │ │ │ременной │
│ │ │ ║ ┌─┘ │ │ │длины │
│ │ └───────────╫───┼─┐ └────────────┴──────────┴───────────┘
│ └─────────┐ ╠═══╪═╪════════════════════╣ ╔═════════════
┌────────────┐ │ ║ │ └────────────────────╫──╫─────────────
│ Пульт │ │ ║ └────────┐ ║ ║
│ управления │ │ ║ ┌─────┴────────┬──────────┬──────────┐
└────────────┘ │ ║ │ Средства │ Средства │ Средства │
│ ║ │ динамического│ коррекции│ защиты │
│ ║ │ преобразова- │ ошибок │ памяти │
┌────────┐ │ ния адреса │ │ │
│ Каналы │ ├──────────────┴──────────┴──────────┤
│ ввода- │ │ Основная память │
│ вывода │ │ │
└────────┘ └────────────────────────────────────┘
Рис 1. Логическая схема процессора.
ВЫБОР СТРУКТУРЫ ПРОЦЕССОРА.
Выбор структуры процессора определяется двумя факторами:
достижение заданной производительности при минимальных затратах
оборудования.
Известны следующие способы повышения производительности
процессра:
1) совмешение отдельных этапов выполнения последовательно
выбираемых команд и этапов выполнения операций;
2) предвыборка и буферизация команд и операндов;
3) введение нескольких операционных устройств;
4) выбор алгоритмов ускоренного выполнения операций;
5) специализация операционных устройств;
6) введение в структуру буферной памяти (кэш-память);
7) повышение уровня системы команд (спецоперации).
Каждый способ влечет за собой увеличение обьема оборудования, а
значит и увеличение стоимости процессора и, следовательно, снижение
его эффективности, поэтому необходимо оценивать целесообразность
использования каждого способа с учетом затрат оборудования.
На рис.2 показаны временные диаграммы выполнения команды с
разбиением на этапы выполнения: ВК - выборка команды; РК - распаковка
команды; АО - вычисление адреса операнда; ВО - выборка операнда;
ОП - выполнение операции; ЗР - запись результата. При этом отдельные
этапы (РК, АО) могут быть выполнены за один такт, все другие этапы
могут потребовать для своего выполнения нескольких тактов. Совмещение
может выполняться только для этапов одинаковой длины; для случая,
когда длительность совмещаемых этапов различна, длительность
выполнения этапа выбирается по самому большому времени выполнения.
Совмещение не может быть выполнено для взаимозависимых команд, так
как выполнение следующей команды зависит от результата предыдущей
операции: операция перехода или использование результата как операнда
следующей операции.
Время выполнения выполнения команды процессором, при наличии
совмещения, определяется выражением:
Ткт = (N-Nc+1),
где Ткт - время выполнения команды (тактов);
N - количество тактов выполнения команды;
Nc - количество совмещенных тактов.
Таким образом производительность процессора определяется как
количеством тактов выполнения каждой команды и временем перехода
команд, так и количеством уровней совмещения обработки команд.
Метод совмещения выполнения команд обеспечивает увеличение
пропускной способности устройств и при этом не изменяет время
обработки отдельной команды. Поэтому, если среди команд встречаются
зависимые, то пропускная способность процессора снижается на величину
определенную характером зависимости совмещаемых команд. Зависимость
команд как бы уменьшает число уровней совмещения, а следовательно, и
пропускную способность процессора.
Следует учитывать, что совмещение выполнения команд увеличивает
объем оборудования и усложняет схемы управления тем сильнее, чем
больше число уровней совмещения.
При выборе структуры процессора с совмещением выполнения команд
должно быть определено:
- количество независимых исполнительных блоков;
- структура и алгоритмы работы исполнительных блоков;
- организация выполнения команд передачи управления;
- организация внутренней памяти процессора;
- степень совместного использования оборудования процессора в
разных режимах обработки и управления.
На рис.3 представлена структурная схема процессора с полным
совмещением выполнения команд. Блок выборки команд (БВК) содержит
собственный сумматор для вычисления адреса операнда. Буферы команд
предназначены для хранения последовательности исполняемых команд, в
том числе по двум альтернативным направлениям для быстрого перехода.
Блок выборки операндов имеет раздельные регистры адреса и опреранда,
что позволяет совмещать запрос на выборку и прием предыдущего
операнда. Буферная память операндов хранит последовательность
операндов и коды операций последовательно исполняемых команд.
Арифметико-логическое устройство (АЛУ) имеет регистры на входе и
выходе основного сумматора, что позволяет подавать новые операнды
одновременно с записью результата предыдущей операции.
Сверхоперативная буферная память позволяет сократить время
обращения к основной памяти до 2-х машинных тактов.
Критерием эффективности структурного построения процессора для
всех моделей ЕС ЭВМ является отношение производительности к
стоимости, т.е. достижение заданной производительности при наименьших
затратах оборудования. Технико-экономическая эффективность может быть
определена следующим образом:
Р = Пр/Ср (ком/с*руб),
где Пр - реальная производительность пароцессора (млн.ком/с);
Ср - стоимость процессора (млн.руб).
В расчетах Ср учитываются только основные устройства, указанные
в структуре. Проработка устройства управления не производилась.
а) выполнение одиночной команды: Тк = Твк+Тво+Топ+Тзр+2*Тм
ВК РК АО ВО ОП ЗР
│----├────┼────┤----│════│----│
N такта: 1 2 3 4 5 6
б) выполнения команд с частичным совмещением:
Команды: Тк = Твк+Тво+Топ+Тзр
ВК РК АО ВО ОП ЗР
N │----├────┼────┤----│════│----│
│ │ │ │ │ ВК РК АО ВО ОП ЗР
N+1 │ │ │ │ │----├────┼────┤----│════│----│
│ │ │ │ │ │ │ │ │ ВК РК АО ВО
N+2 │ │ │ │ │ │ │ │ │----├────┼────┤----│
│ │ │ │ │ │ │ │ │ │ │ │ │