Синтез логических схем на логических элементах малой степени интеграции (стр. 3 из 5)

3.1 Составление таблиц кодирования состояний

A z	a0	a1	a2	a3	a4	a5	a6
z0	a0 R0	a3 с	a6 с	a4 R3	+ +	+ +	a6 R8
z1	a1 R1	a2 R2	a2 R5	a5 R4	a4 R6	a5 R7	a6 R9

x z	x0	x1
z0	0	0
z1	0	1

Переход	Обознач.	D-триггер	JK-триггер		RS-триггер
			J	K	R	S
0->0	0	0	0	+	+	0
1->1	1	1	+	0	0	+
0->1	α	1	1	+	0	1
1->0	β	0	+	1	1	0

Q A	Q1	Q2	Q3
a0	0	0	0
a1	0	0	1
a2	0	1	0
a3	0	1	1
a4	1	0	0
a5	1	0	1
a6	1	1	0

y R	y1	y2	y3	y4
r0	0	0	0	0
r1	0	0	0	1
r2	0	0	1	0
r3	0	0	1	1
r4	0	1	0	0
r5	0	1	0	1
r6	0	1	1	0
r7	0	1	1	1
r8	1	0	0	0
r9	1	0	0	1

№	x	Q1	Q2	Q3	Q1	Q2	Q3	y1	y2	y3	y4	q1	q2	q3
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	1	1	+	+ +	+	+	0	α	1
2	0	0	1	0	1	1	0	+	+	+	+	α	1	0
3	0	0	1	1	1	0	0	0	00	1	1	α	β	β
4	0	1	0	0	+	+	+	+	+	+	+	+	+	+
5	0	1	0	1	+	+	+	+	+	+	+	+	+	+
6	0	1	1	0	1	1	0	1	0	0	0	1	1	0
7	0	1	1	1	+	+	+	+	+	+	+	+	+	+
8	1	0	0	0	0	0	1	0	0	0	1	0	0	α
9	1	0	0	1	0	1	0	0	0	1	0	0	α	β
10	1	0	1	0	0	1	0	0	1	0	1	0	1	0
11	1	0	1	1	1	0	1	0	1	0	0	α	β	1
12	1	1	0	0	1	0	0	0	1	1	0	1	0	0
13	1	1	0	1	1	0	1	0	1	1	1	1	0	1
14	1	1	1	0	1	1	0	1	0	0	1	1	1	0
15	1	1	1	1	+	+	+	+	+	+	+	+	+	+

y₁ (x Q₁ Q₂ Q₃) = v(6, 14)