Q1Q0 | |||||
Q3Q2 | 00 | 01 | 11 | 10 | |
00 | 0 | 0 | 0 | 0 | |
01 | 0 | 1 | 1 | 1 | |
11 | x | x | x | x | |
10 | 1 | 1 | x | x |
Составим карту Карно и уравнение для Х2:
Q1Q0 | ||||
Q3Q2 | 00 | 01 | 11 | 10 |
00 | 0 | 1 | 1 | 0 |
01 | 1 | 0 | 1 | 0 |
11 | x | x | x | x |
10 | 1 | 1 | x | x |
Составим карту Карно и уравнение для Х1:
Q1Q0 | ||||
Q3Q2 | 00 | 01 | 11 | 10 |
00 | 0 | 0 | 0 | 1 |
01 | 1 | 0 | 0 | 1 |
11 | x | x | x | x |
10 | 1 | 1 | x | x |
Составим карту Карно и уравнение для Х0:
Q1Q0 | ||||
Q3Q2 | 00 | 01 | 11 | 10 |
00 | 0 | 1 | 0 | 0 |
01 | 0 | 0 | 0 | 0 |
11 | x | x | x | x |
10 | 0 | 1 | x | x |
Рис. 2.2. Комбинационная схема на логических элементах
2.1.3 Синтез комбинационной схемы на мультиплексорах
Модификации этой схемы основаны на применении типовых комбинационных узлов средней интеграции: мультиплексоров, дешифраторов, ПЗУ, ПЛМ и др. Рассмотрение возможных модификаций необходимо для того, чтобы составить базу сравнения и оптимизации структуры устройства. С этой целью рассмотрим вариант реализации комбинационной схемы на мультиплексорах.
Количество мультиплексоров в комбинационной схеме должно быть равным количеству выходных функций - числу разрядов выходных слов, которое в нашем примере равно четырем. Каждый мультиплексор должен иметь по 3 адресных входа (по числу аргументов) и, соответственно, по 8 информационных входов, которые подключаются к шинам логических 0 или 1 согласно таблице истинности, аргументы Q3, Q2, Q1 определяют адрес одновременно всех мультиплексоров, они не меняются для пары смежных строк таблицы истинности. В каждой паре строк определяется отношение каждой выходной функции Х3 … Х0 к оставшемуся аргументу Q0 (см. табл.2.2).
Таблица 2.2
Q3 | Q2 | Q1 | Q0 | ВходMUX | X3 | Инф. навход MUX | X2 | Инф. навход MUX | X1 | Инф. навход MUX | X0 | Инф. навход MUX |
0 | 0 | 0 | 0 | D0 | 0 | 0 | 0 | 0 | 0 | 0 | ||
0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | |||||
0 | 0 | 1 | 0 | D1 | 0 | 0 | 0 | 1 | 0 | 0 | ||
0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | |||||
0 | 1 | 0 | 0 | D2 | 0 | 1 | 1 | 0 | 0 | |||
0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | |||||
0 | 1 | 1 | 0 | D3 | 1 | 1 | 0 | 1 | 0 | 0 | ||
0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | |||||
1 | 0 | 0 | 0 | D4 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | |
1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 |
По табл. 2.2 выполняется подключение информационных входов мультиплексоров с порядковыми номерами, соответствующими данному адресу, к одной из четырех шин:
.2.2 Разработка блоков контроля кодовых комбинаций
Блок контроля кодовых комбинаций предназначен для обнаружения незапланированных комбинаций, которые могут возникнуть при включении питания или в результате сбоя. Блок контроля кодовых комбинаций может быть реализован, как и любая комбинационная схема, разнообразными способами (на логических элементах, на мультиплексорах и т.д.).
2.2.1 Синтез блока контроля ошибочных комбинаций на логических элементах
Для синтеза блока контроля ошибочных комбинаций на логических элементах составим таблицу истинности (табл. 2.3), в которой выходная функция Yо приравнивается к значению «лог. 0» на предусмотренных заданием наборах выходных переменных генератора кодов X3..X0, и значение «лог. 1» на незапланированных наборах. Далее заполним карту Карно для функции Yо, и запишем саму функцию, затем реализуем ее на схеме.
Таблица 2.3
X3 | X2 | X1 | X0 | Yо |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 0 | 1 | 1 |
0 | 0 | 1 | 0 | 0 |
0 | 0 | 1 | 1 | 1 |
0 | 1 | 0 | 0 | 0 |
0 | 1 | 0 | 1 | 0 |
0 | 1 | 1 | 0 | 0 |
0 | 1 | 1 | 1 | 1 |
1 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 1 | 1 |
1 | 0 | 1 | 0 | 0 |
1 | 0 | 1 | 1 | 1 |
1 | 1 | 0 | 0 | 0 |
1 | 1 | 0 | 1 | 1 |
1 | 1 | 1 | 0 | 0 |
1 | 1 | 1 | 1 | 0 |
Составим карту Карно и уравнение для Yо:
X1X0 | ||||
X3X2 | 00 | 01 | 11 | 10 |
00 | 0 | 1 | 1 | 0 |
01 | 0 | 0 | 1 | 0 |
11 | 0 | 1 | 0 | 0 |
10 | 0 | 1 | 1 | 0 |
Рис. 2.4. Комбинационная схема блока контроля ошибочных комбинаций на логических элементах
2.2.2 Синтез блока контроля ошибочных комбинаций на мультиплексорах
Для построения блока контроля ошибочных комбинаций на мультиплексоре необходимо в таблицу 3 добавить два дополнительных столбца: номер информационного входа мультиплексора и информация на этом входе. Измененная таблица представлена в таб. 2.4.
Таблица 2.4
X3 | X2 | X1 | X0 | Yо | № входа | информация |
0 | 0 | 0 | 0 | 0 | D0 | X0 |
0 | 0 | 0 | 1 | 1 | ||
0 | 0 | 1 | 0 | 0 | D1 | X0 |
0 | 0 | 1 | 1 | 1 | ||
0 | 1 | 0 | 0 | 0 | D2 | 0 |
0 | 1 | 0 | 1 | 0 | ||
0 | 1 | 1 | 0 | 0 | D3 | X0 |
0 | 1 | 1 | 1 | 1 | ||
1 | 0 | 0 | 0 | 0 | D4 | X0 |
1 | 0 | 0 | 1 | 1 | ||
1 | 0 | 1 | 0 | 0 | D5 | X0 |
1 | 0 | 1 | 1 | 1 | ||
1 | 1 | 0 | 0 | 0 | D6 | X0 |
1 | 1 | 0 | 1 | 1 | ||
1 | 1 | 1 | 0 | 0 | D7 | 0 |
1 | 1 | 1 | 1 | 0 |
Рис. 2.5. Блок контроля ошибочных комбинаций на мультиплексорах
2.2.3 Синтез блока контроля заданных комбинаций на логических элементах
Для синтеза блока контроля заданных комбинаций на логических элементах, в которой выходная функция Yз приравнивается к значению «лог. 1» на заданной выходной комбинации переменных генератора кодов X3X2X1X0-0101, и значение «лог. 0» на всех остальных наборах. Далее запишем саму функцию , затем реализуем ее на схеме.