Методы уменьшения шумов и повышения помехоустойчивости электронных устройств

ВВЕДЕНИЕ

Универсальныеприборы,эквивалентныепо значениютранзистору,которыесоздаются натонких кремниевыхпластинкахСБИС,в настоящеевремя так миниатюрныи дешевы,чточрезвычайнобольшое числопроцессоровможет бытьобъединенов единую сеть.В1978г. 100.000 элементовбыло успешноинтегрированов ЗУ объемом64Кбит.В 1981г. фирмаHewlett-Packard объявилао созданиимикропроцессорногокристалла,содержащего450.000 элементов. Следовательно,многопроцессорныекомпьютеры"среднегокласса" с числомкристалловот несколькихтысяч и донесколькихмиллионов скоростанут рельностью.Т.е.

отдельныйкомпьютер может содержать10

х 10 =10 элементов.

Такиемикропроцессорныесистемы могутбыть оченьуспешно использованыдля решенияпроблем,примеромкоторых являетсямоделированиев трех измеренияхатмосферныхмасс для прогнозапогоды,моделированиетрехмерныхзон земнойкоры,моделированиеобширных сетейнейронов,составляющихмозг человека,иочень большойнабор преобразований,необходимыхдля восприятиясложного поведенияпространственныхобъектов.

Длятаких компьютеровобработкаизображенийи восприятиеобразов станутосновнымиобластямиприменения,т.к.они выдвигаютпрроблемыобработкиинформации,решениекоторых требуеточеньбольших ибыстродействующихкомпьютеровс высокимпаралелизмом.

Действительно,какпоказываютисследования,основныевычислительныепроцедуры прирешении большинствазадач обработкисигналов вреальном масштабевремени могутбыть сведенык набору операцийнад матрицами.Широкиеисследования в областивычислительныхметодов линейнойалгебры привелик созданиюустойчивыхпакетов программдля выполненияэтих операцийс помощьюоднопроцессорныхкомпьютеровпоследовательногодействия.Дляобеспечениявыполнениябольшинстваалгоритмовв реальноммасштабе временитребуется напорядок увеличитьскоростьвычислений.Несмотряна достиженияв технологиицифровых интегральныхсхем(ИС),нельзяпросто рассчитыватьна дальнейшиеуспехи в производствебыстродействующихэлементоввычислительныхустройств, иувеличениена несколькопорядковпроизводительностипроцессорадля обработки в реальноммасштабе временидолжно осуществлятьсяэффективнымиспользованиемпараллелизмапри вычислениях.

Самымнепосредственнымспособом реализациипараллельнойобработкисигналов являетсяпростое присоединениеряда процессоровк общей шине.

Действительно,большинство современныхсерийныхмикропроцессорныхкомплектовотличаетсятакой мультипроцессорностью.Кэтой мыслипришли не сразу.Наидею о целесообразностииспользованияструктуры изповторяющихсямодулей навелавысокая стоимостьразработкипроекта высокопараллельногоСБИС-процессора.

Вдухе этих тенденцийразвитие архитектурымикропроцессорныхсистем сводитсяк построениюмногопроцессорныхсистем различныхтипов и разрешениюпопутно появляющихсязадач.

Мыостановимсяна основныхнаправленияхразвитиямногопроцессорныхсистем и напроблемевзаимодействияпроцессоровс магистралями(затронемисторию развитиямодульныхсистемизмагистрально-модульных).

ТрадиционныеоднопроцессорныепоследовательныеЭВМ и многопроцессорныесети.

Обычная"последовательнаяуниверсальнаяЭВМ" строится,какправило,посредствомподключениябыстродействующейпамяти к единственномуцентральномупроцессору(ЦП),которыйвыбирает командыиз памяти,декодируеткаждую изних,выбираетданные(в соответствиис предписаниемв команде),хранящиесяв указанныхячейках памяти,выполняетуказанныеоперации изапоминаетрезультатыв предписанныхячейках .Крометого,к системедолжны бытьподключеныустройстваввода и вывода.

ЦП рис.1.Вариантпредставлениятакой системы: ВВОД->R->ВЫВОД ЗУподключенок ЦП(содержащемуи

ПАМЯТЬ процессор,иконтроллер);они,всвою

очередь,связаныс устройствами ввода ивывода

(часточерез регистрыR).

Конвейерныесистемы компьютеров(илипроцессоров).

Каждыйпроцессор втакой системемногократновыполняет однуи ту же командунад последовательностьюданных,проходящихчерез систему.Этозначит,что еслиодна и та жепоследовательностькоманд должнавыполнятьсянад большимчислом различныхблоков данных,можетбыть построенаконвейернаясистема длинойво всю последовательностькоманд и данныемогут бытьпропущены черезпроцессорысистемы П1-ПN

рис.2.Конвейер изNпроцессоров,черезкоторые проходятданные.

Устройство->П1->П2->П3->...->ПN->Устройство

ввода вывода

В такте1 процессор П1будет выполнятьпервую командунад первымблоком

данных.Втакте 2 процессорП2 будет выполнятьвторую командунад первымблоком данных,аП1-первую командунад вторымблоком данных,ит.д.

Еслив конвйереимеется Nпроцессоров,программабудет выполнятьсяприблизительнов d*Nразбыстрее,чемв однопроцессорнойЭВМ(d-коэффициент,учитывающий,чтонет необходимостив выборке идекодированииследующейкоманды,посколькукаждый процессоросуществляетвыборку одинраз,а затеммногократноповторяетвыполнениеодной и той жекоманды).

Наиболеевысокопроизводительныеиз современных"супер-ЭВМ",например,Cray-1иCDC-255 фирмыSeymourCrayсодержат подобныеконвейеры изпримерно десяткаочень мощныхи дорогостоящихпроцессоровдля выполнениявекторныхопераций надмассивамиданных.

Наиболеемощный из построенныхк концу 90х г.г.конвейеров-конвейермногопроцессорнойсистемыCytoComputer,специализированныйна выполнениеопераций обработкиизображений.Каждыйиз процессоровмашины CytoComputerгораздопроще и меньше,чемв ЭВМ Cray-1,но

ихобщее число-113.

Используяновые кристаллыСБИС(один процессорв кристалле),проектируемыена будущеесистемы планируетсяпостроить изеще большегочисла процессоров,которыемогут бытьобъединеныв конвейеры(теоретическипроизвольнойдлины).

Матричныеструктуры изочень большогочисла простыхпроцессоров.

В 80ег.г. были построены3 очень большиедвумерныесистемы.В ихчисло входят:

-распределенныйматричныйпроцессорDAP(distributed array processor) размером64Х64,спроектированный

фирмойICL.

-сотовыйлогическийпроцессоризображений

CLIP-4(cellularlogic image processor)размером96Х96,

разработанныйв лондонскомуниверситетскомколледже,

-ибольшой параллельныйпроцессорMPP(massivelyparallel processor)размером128Х128,спроектированныйфирмами

GoodYear-AerospaceиNASA Goddard.

В этихсистемах каждыйиз тысяч процессороввыполняет однуи ту же командунад различнымипотокамиданных.Данные,которыенеобходимообработать,иобъем которыхв идеале соответствуетразмерам матрицыпроцессоров,вводятсяв систему такимобразом,чтокаждый из процессоровимеет в собственнойпамяти одноподмножествотаких данных,например,

одинэлемент растра.

Затемкаждый из процессоровобрабатываетданные,хранящиесяв собственнойпамяти,а такжеданные егоближайшихсоседей.

рис.3.Матричныеструктуры ЭВМ.

а)П-П-П-П-П-П-П-П Двумернаяматрица из 8Х8процессоров.

П-П-П-П-П-П-П-П Каждый процессорсоединен с 4мясоседними по

П-П-П-П-П-П-П-П горизонталии вертикали(вдругих структурах

П-П-П-П-П-П-П-П процессорымогут бытьсоединены вчетверки по

П-П-П-П-П-П-П-П диагоналямили каждыйпроцессор можетбыть

П-П-П-П-П-П-П-П соединенс 6ю соседними).Каждыйпроцессор

П-П-П-П-П-П-П-П непосредственносвязан с общейпамятью(на П-П-П-П-П-П-П-П рисункене показано),атакже по изображенным линиям связиспамятью 4х соседних.

б) П-П-П-П-П-П-П-П Матрица из1Х8 процессоров,каждыйиз

Ввод->R-R-R-R-R-R-R-R->Вывод которых соединенс собственной

ММ М М М М М М памятью М,атакже(черезрегистры R)с вводом ивыводом(иначеэто можно

рассматриватькак вид наприведеннуювыше структуру8Х8 с однойстороны,показывающий,чтокаждый изпроцессоров(П)одномернойматрицы 1Х8 двумернойструктурыразмером 8Х8соединяетсяс собственнойпамятью М ивводом-выводомчерез регистры).

Такиебольшие матричныесистемы возможнытолько благодарятому,чтокаждыйпроцессорвыполнен настолькопростым,насколькоэто возможно,ивсе они выполняютодну и ту жекоманду(т.е.необходимтолько одинконтроллер).ПрииспользованииСБИС-технологийбудущего такиепараллельныематричныесистемы будутстановитьсявсе болеепривлекательнымииз-за простотыи высокойповторяемостиих модульнойструктуры.

Вариацииболее общихструктур сетей.

Из-заограниченныхвозможностейматриц,вызванныхв основномсоображениямистоимости(одноразрядныепроцессоры,единыйконтроллери связи толькос соседнимипроцессорами)предпочтительноиметь дело ссетями(процессоров)других видов.Былоразработаномного типовсетей,включаякольцевые,n-кубические,решетчатые,звездные,"снежинка",

чечевицеобразные,древовидные,х-древовидные,пирамидальныеи множествоструктур,описываемыхдругими графами.Внашем случаеграф-простоотображениенабора подсистем,объединенныхв единыймультипроцессор;инодаузлами графаявляются отдельныепроцессорыили память,ане полные ЭВМ.

Однакотаких системв действительностибыло построеноочень мало итолько 2 из нихс числом процессоровбольше 50:Cmи Genoamachine.Числовариантовпостроенияпрактическибесконечно,посколькуони включаютвсе мыслимыеспособы соединениявсе возрастающегопо мере совершенствованияи удешевлениятехнологиичисла процессорныхэлементов.

Срединаиболеепривлекательныхсетей выделяютсяте, структуракоторых отражаетвыполняемыйалгоритм.Наиболееинтереснымипримерами такихструктур являютсядревовидныеи матрицы изменяемойконфигурациииз обычных ЭВМ.

Деревьяимеют хорошуюструктуру длябольшого числазадач,в которыхинформациясортируется,сравниваетсяили каким-либообразом уплотняетсяи реорганизуется,атакже где оназапоминается,извлекаетсяили передается.Матрицыимеют хорошуюструктуру длялокальнойпередачи информации.

Наилучшимисчитаютсяпирамидальныемногопроцессорныесистемы,посколькуони очень эффективныне только припараллельнойлокальнойобработке,нои при глобальныхпередачах ипреобразованияхинформации.

Архитектурапроблемно-ориентированныхсистем дляпреобразованияпотоков данных.

Вмногопроцессорнойсети наилучшимобразом можноразместитьпроблемно-ориентированныйалгоритм-операцииорганизуютсякак на сборочномконвейере,аинформацияпродвигаетсятакже как бычерез конвейер.Этодает потокданных(типатранспортного)о двумерномизображении,иэтот потокпроходит потрехмернойструктуре.

Большиедвумерныеобразы прекрасноразмещаютсяв больших матричныхструктурах,ибольшие матричныемногопоцессорныесистемы способныочень эффективнопроизводитьпоследовательностиопераций пообработкепоэтапнопреобразуемогоизображения.

Пирамидальныепроцессорыв дополнениек этому позволяют

программистусвертыватьи сжиматьзапоминаемуюинформациюо преобразованномизображении,когданеобходимосократить объемэтих данных.Представляетсятакже,чтопирамидальныепроцессорыпотенциальнодолжны обеспечиватьчрезвычайновысокую мощностьпри обработкепотоков изображенийв реальноммасштабе времениблагодаряконвейернойорганизацииобработки такихдвумерныхизображенийпри сложнойпоследовательностиопераций поэтапнонарастающейглобальности,выполняемыхв различныхслоях трехмернойпирамиды.

Соответствиематричных ипирамидальныхпроцессоровтехнологииСБИС.

Процессоры,используемыев матричныхи пирамидальныхсистемах,обычностремятсясохранитьмаксимальнопростыми. Почтиво всех вариантахсистем использовалисьодноразрядныепроцессорыс числом вентилейот 100 до 800. Причинойэтого являетсято,что для достиженияхотя бы четырехкратногоувеличенияскорости ивычислительноймощности обработкиблагодаряпоследовательномунаращиваниюпараллельноработающихпроцессоровразработчикисистем выбиралинаиболее простыеиз возможныходноразрядныепроцессоры,обеспечиваявыполнениеК одноразрядныхопераций дляобработки

К-разрядныхчисел или строк.

По-видимому,объемпамяти,необходимыйкаждому процессору,является функциейот общего объемапамяти,необходимогодля обработкиизображенийили другихнаборов данных,поступающихв систему.Поэтомукаждый процессорнуждается впамяти относительнонебольшогообъема (реализованныесистемы снабженыпамятью от 32до 4096 бит на процессор).

Процессорыобъединяютсяв высокорегулярнуюмикромодульнуюсистему,котораяявляется однойиз наиболеепригодных дляреализациив виде СБИС привысокой плотностиупаковки.

Внастоящее времяв одном кристаллеСБИС выпускаетсяпо 4,8 и более такиходноразрядныхпроцессоров.Впоследствиидолжно статьвозможнымпроизводствов одном кристаллесотен и дажетысяч процессоровс собственнойпамятью длякаждого.Эторезко контрастируетс реализациейв СБИС обычныходнопроцессорныхсистем,длякоторых(дажепри возможностиупаковки одногоили несколькихпроцессоровна одномкристалле)останетсянеобходимымналичие несколькихкристалловдля работы снесколькимимиллионамибайт быстродействующейпамяти каждогоиз процессоров.

Многопроцессорныематричные ипирамидальныесистемы из 1024и более процессоровможно будетпостроить наоснове матрицыразмером 16Х16,т.е.всего из 256 кристаллов,вкаждом из которыхсодержитсяматрица размером64Х64 из 4096

400-элементныхпроцессоровс памятью объемом512 бит.Такая матрицаили пирамида,основаниемкоторой былабы матрица,

содержащаяне более однойтрети числапроцессоровв основании,можетбыть реализованана достаточно небольшомчисле кристалловсо степеньюинтеграции10, упакованныхна однойпластине.Высокорегулярнаямикромодульная матричная илипирамидальнаяструктуранаиболеепривлекательнадля изготовленияотказоустойчивойСБИС с интеграциейна уровне пластины.

Модульныемногопроцессорныеинформационно-измерительныесистемы.

В60х г.г.развитиевычислительнойтехники привелок необходимостистандартизироватьне только размеры модулей,но иканалы связимежду ним.Этобыло сделанок 1969г.,когда опубликовалиевропейскийстандарт EUR-6100на модульнуюсистемуКАМАК(CAMAC),разработаннуюядернымиэлектронщикамиведущих европейскихинститутовдля оснащениясложныхэкспериментов,например,наускорителяхатомных частиц.Одноиз прочтенийслова CAMAC-ComputerApplications for Measurements and Control-применениекомпьютеровдля измеренияи управления.

Вэлектроннойсистеме модулемявляется печатнаяплата с узкойпередней панельюи плоскиммногоконтактнымразъемом напротивоположнойстороне платы.Модуливставляют вкаркас с направляющими,вкоторых скользитплата.Задняястенка каркасавыполнена ввиде платы сответнымичастями разъемов,которыесоединеныпечатными илинавеснымипроводниками,образующимиэлектрическиемагистралидля передачикодированнойинформации.Поспециальноназначеннымпроводникамв модули подаетсяэлектрическоепитание.

Всеприсоединительныеразмеры модулейи каркасовстрого стандартизованы.Определеныдлительностии амплитудыэлектрическихсигналов,атакже напряженияпитания модулей.Впервыев международнойпрактике былистандартизованыне только размеры,нои логическийпротокол-правилапередачи информациипо линиям магистрали.

ВдорогостоящеймагистралиКАМАК линиибыли использованывесьма нерационально:24линии длячтения,5-дляпередачи команди только 4 линиибыли определеныдля передачвсего-навсего16ти адресов вмодуле.Вселинии начиналисьв крейт-контроллере-крайнемправом модуле,которыйслужил длясвязи магисталикаркаса-крейтас внешниммини-компьютером,

работающимв ином логическомпротоколе("crate"по-английскиозначает плоскийящик с отделениями,например,ящикстекольщика).Налевов магистральконтроллерпередавал для24х модулейинформацию,выработаннуюкомпьютером,анаправо шлаиз модулейнеобработанная,ноуже закодированнаяинформация,отображающаявеличины,измеренныедатчиками вэксперименте.Двунаправленностьинтерфейсногоконтроллерабыла отображенав эмблеме системыКАМАК в видедвуликого богаЯнуса.

Через3-4 года послепубликациистандартадесятки фирмв разных странахвыпускалимодули КАМАКболее 300 типовкак для экспериментов,таки для контроляи управлениятехнологическимипроцессамина производствах.

Подобножелезнодорожнымсистемам,электрическиемодульныесистемы такжедолговременны.Еслимодули достаточношироко распространилисьи их количествопревзошло некийкритическийуровень,то дажеморально устаревшуюаппаратуруоказываетсявыгоднымэксплуатировать.Большойпарк накопившихсяразнообразныхмодулей позволяетв течение несколькихдней,а то и часов,скомпоноватьсистему с новымихарактеристиками.СистемеКАМАК уже более25 лет,но она всееще используетсякак с ПЭВМ,таки с микропроцессорами,

встроенныминепосредственнов контроллер.

Микропроцессорыв модулях.

Создателисистемы КАМАКв конце 60х г.г.сами началиприменятьтолько чтопоявившиесяинтегральныемикросхемы,однако у нихне хватилосмелостипредположить,чтов 1972г. в электроникеначнетсяреволюция-появитсямикропроцессор.

НеудобствамагистралиКАМАК заставилиэлектронщиковискать решения,позволяющиеэффективноиспользоватькачественноновую ИС.Введениемикропроцессорав модули превращалоих в микрокомпьютеры,акрейты-в многопроцессорныесистемы, которыенуждаются вемкой памятис большим количествомадресов.16 адресовв модуле КАМАКоказалисьсовершеннонедостаточными,поэтомуведущие электронныефирмы MotorolaиIntelксередине 70хг.г.создалимодульныесистемы 3гопоколения:VersabusиMultibus,магистраликоторых содержали16,а затем и 20 адресныхлиний,чтообеспечивалоемкость системыоколо 1млн.адресов.

Потребовалисьи новые функциив логическомпротоколе.Некоторые изпроцессорныхмодулей выполнялисамые важныезадачи в системе,адругие включалисьв работу реже,поэтому пришлосьустанавливатьприоритетымодулей направо занятиямагистрали,атакже разрешатьконфликтныеситуации,когда2 или большемодулей одновременнопытаются занятьмагистраль.

Дляэтого потребовалисьдополнительныелинии.Чтобыограничитьобщее количестволиний,сталииспользоватьодни и те желинии для передачикак адресов,так и данных:сначалапередавалиадрес(несколькобитов которогоявляются адресоммодуля),а затемлинии переключалина регистрданных.Этиновшествазаложили основымагистрально-модульныхмногопроцессорныхинформационно-измерительно-управляющихсистем-МММИИУС.

Чтобыло дальше.

Длязавоеваниямирового рынкаMotorolaбыстроперевела своюсистему наевропейскиеконструктивы,назвавее VersabusModule EuropeBus,сокращенноVME,аIntel вевропейскихже конструктивахвыпустил новуюсистемуMultibus-2,использовавновшества,реализованныев системеFastbus,созданной

ядернымиэлектронщикамиСША к 1982г.Во всехтрех системахслова адресаи данных увеличеныдо 32х разрядов,чтообеспечилоемкость общейпамяти системыв 4 млрд.адресов.

VMEпервойвышла на международныйрынок,а болеесовершеннаясистема Multibus-2опоздалаи не получиладолжногораспространения,хотяэту аппаратуруначали выпускатьболее 100 фирм.АппаратуруVMEиее улучшенныемодификациивыпускают более300 фирм в разныхстранах,несмотряна архаичностьбазовой структурысистемы.В Россиисобирают модулиVME,нона иностранныхкомплектующихи в небольшихобъемах.

В ПЭВМтакже естьмагистраль,обслуживающаяпроцессор,

платыпамяти и устройстваввода-выводаинформации.ВкомпьютереPS/2фирмыIBMкмагистрали"Microchannel"могут бытьприсоединеныдо восьми16-разрядныхпроцессорныхмодулей илидо четырех32-разрядныхмодулей. Архитектура"Microchanne"специализированана структурумикропроцессоровIntel.

ВстандартеFastbusбылаопределеналокальнаяинформационнаясеть произвольнойконфигурации,работающаяв логическомпротоколе,впервыеедином длямодулей, крейтови сети.Скоростьпередачи информациичерез магистральдоведена дорекордногона те временазначения 80Мбайт/сек.,дляэтого длительностьфронтов импульсовпришлось уменьшитьдо 10 нс-

в 10 разкороче,чем всистеме КАМАК.

РазвитиеМАГИСТРАЛЬНО-модульныхсистем завершаетразработкас громким названиемFuturebus("магистральбудущего")постандарту США1991г.В этой системесделано однопринципиальноедобавление,учитывающееособенностьмногопроцессорныхкомпьютеров.Втаких системахкаждый микропроцессоримеет в своемраспоряжениивспомогательнуюкэш-память.Вовремя выполненияпараллельныхпрограмм уодного из процессоровпоявляетсяпромежуточныйрезультат,необходимыйдругим процессорамдля дальнейшейработы.Этотрезультат нужнобыстро передатьв кэш-памятинуждающихсяпроцессоров.Процедуратаких передачкак раз и предусмотренав стандартеFuturebus.

Отказот магистрали-переходк РСИ.

Прогресстехнологиимикроэлектроникипривел к тому,чтов наше времяразмеры элементовв микросхемах

(транзисторов,резисторов,конденсаторов)удалосьуменьшить до0.6-0.8 мкм,а числоэлементов водном кристаллеувеличить донесколькихмиллионов.Например,микропроцессорPentiumcодержит3 млн. транзисторов,имеетсоственнуювстроеннуюкэш-память иработает счастотой до100 Мгц. Если несколькотаких процессоровподсоединитьк одной магистралиобщего пользования,тоих работа становитсянеэффективной:процессор,

быстроподготовившийпромежуточныйрезультат,занимаетмагистральдля передачиданных другомупроцессору,аостальныепроцессорывынужденыпростаиватьв течениеотносительномедленнойпередачи.Магистраль,бывшаяв

70-80хг.г. верхомдостижений,кконцу 80х годовстала узкимместом,нужнобыло искатьновое решение.

Специалисты,создававшиеFastbusиFuturebus+,в1988 г. объединилисьдля созданиясистемы,способнойрешить новыезадачи.Быланачата разработкастандарта,известногосейчас какANSI/IEEEStd 1596-1992 Scalable Coherent Interface-SCI,врусскомпереводе-РасширяемыйСвязный Интерфейс,РСИ.

рис.4.Модельузла РСИ.

Принципмагистралиобщего пользованиябыл отклоненв началеисследований.Решили,чтов новой системеузлы следуетсоединятьиндивидуальнымисвязями,причеминформациядолжна передаватьсяпо каналамсвязи тольков одном направлении.Узелполучает информациюиз входногоканала в дешифраторадреса.Еслисообщениеадресованоданному узлу,оночерез дешифраторпоступает впромежуточнуюпамять FIFOс очередью типа"первым вошло-первымвышло" и далеепроходит наприкладныесхемы узла дляобработки,например,

микропроцессорамии транспьютерами.Еслисообщениеадресованодругому узлу,оночерез проходнуюFIFOи переключательпередаетсяв выходнойканал к следующемуузлу.Если ранееуже началасьвыдача обработаннойинформациииз выходнойFIFO,передачапроходящейинформациизадерживаетсядо окончаниявыдачи. Можнозаметить,чтоузлы РСИ действуютподобно железнодорожномуузлу:если состанции выходитпоезд и выходнойпуть занят,топриходящийпоезд направляютна запаснойпуть для отстоя;еслиже состав адресованименно этомуузлу,то еговагоны сортируюти подают наразгрузочныепути.

Последнийиз цепочкиузлов РСИ соединяетсяс первым узлом-образуетсяколечко изнесколькихузлов связей.

Наименьшееколечко состоитиз 2х узлов.Кольцеобразнаяструктурапозволяетлюбому узлуполучатьподтверждениев приеме своегосообщения.Дляэтого адресованныйузел сразу жепосле приемасообщениявырабатываетэхо-сообщениеи передает егов выходнойканал,чтобыоно прошло поколечку к узлу,

вызвавшемупервичноесообщение.Предусмотреныспециальныеузлы-агенты,имеющиевыходы на боковыеканалы, длясоединенияс другими колечкамииными устройствами,выполняемымив других стандартах.Припомощи интерфейсныхагентов конкретнаясистема можетбыть расширенадобавлениемновых колечекс образованиемсети произвольнойконфигурации.РСИявляется открытойсистемой, всесоставляющиекоторой работаютв едином логическомпротоколе ине требуютчуждых интерфейсов.

рис.5.Применениесистемы РСИ.

У-узелРСИ,А-агент,М-агент-мост,П-агент-переключатель,

РС-рабочаястанция в стандартеРСИ,VME-крейтVME,

ПК-персональныйкомпьютер,

ПКР-персональныйкомпьютер встандарте РС,

Э-сетьEthernet.

Слово"связный" вназвании системыозначает,чтов стандартепредусмотренылогическиесредства дляобразованиясвязной группыкэш-памятей,получающихидентичнуюобновленнуюинформацию.Связностьустанавливаетсяпрограммнопри помощикодов-указателейадресов техузлов,которыедолжны войтив связную группу.Затем процессор,создавшийновую информацию,

быстровыполняет еезапись в основнуюпамять и в группукэшей.

рис.6.Запомининиев кэшах связнойкэш-строки припомощи

кодов-указателейадресов.

СистемаРСИ-модульная,ноне магистральная.Посколькумагистральобщего пользованияв ней не понадобилась,изаббревиатурыМММИИУС исчезлаодна букваМ.Физическийоблик ММИИУСв стандартеРСИ может бытьочень разнообразным:отперсональнойрабочей станциидо суперкомпьютера,содержащеготысячи микропроцессоров,итранспьютеров;отодиночногоперсональногокомпьютерав комнате доинформационнойсети протяженностьюдесяткикилометров,объединяющеймножествокомпьютерови измерительно-управляющихустройств.Длякомпоновкиаппаратурныхсистем в стандартеопределеныканалы связи2х типов.Дляпередачи сообщениймежду модулямив стандартизованномкаркасе служат18 параллельныхпечатных линийна заднейплате.Передачимежду обособленнымиузлами выполняютсяпоследовательнымикодами-покоаксиальномукабелю на расстояниидесятки метровили по оптоволоконномукабелю на километрыи более.Скоростипередач рекордные:припараллельнойпередаче 1 Гбайт/секна частоте 250МГц,при последовательной-1Гбит/сек.

Объемполного адреса-64разряда,причемнаиболее значимые16 разрядов выражаютадрес узла вцелом,поэтомув аппаратурнойсистеме максимальноечисло узловможет бытьравно 2

=65536.Остальные48 разрядовопределяютдопустимоечисло адресовв каждом узле-около280 трлн. Если вкаждом адресехранить стандартное64-разрядноеслово данных,томаксимальныйобъем информациив узле составит1.8 трлн.

авторскихлистов по 40.000знаков или 3.8млрд.книг "СоветскийЭнциклопедическийсловарь".Напрактике полныйобъем памятине используют,нозапас нужендля удобствапрограммирования.Стандартомпредусмотреныи малые дешевыесистемы с32-разряднымадресом.В 1995 г.РСИ стал международнымстандартом,онпринят в качествебазовой системыв ВВС США и вВМФ США и Канады.Благодаряагентам-мостамаппаратураРСИ будет соединенасо старымимагистрально-модульнымисистемами иуже существующимисетями.

Говоряязыком рекламы,РСИ-моств ХХ1 век-векинформатики,основаннойна модульныхоткрытыхинформационныхсетях.

Симметричнаямногопроцессорнаяобработка.

Ещеодин примерфундаментальнойкомпьютернойтехнологии,котораяот уникальныхвычислительныхсистем проложиласебе путь котносительномассовым инедорогимплатформам,используемымв локальныхвычислительныхсетях,-симметричнаямногопроцессорнаяобработка(SymmetricMultiProcessing-SMP).

СущностьSMP

Посути,для многопроцессорнойобработкивсегда требуютсяи соответствующиеаппаратныеплатформы,иоперационныесистемы(ОС).ОднакоОС могут использоватьмногопроцессорныеплатформынесколькимиразличнымиспособами.

Приасимметричноймногопроцессорнойобработкепроцессы прикладныхпрограмм назначаютсяконкретномупроцессу нааппаратнойплатформе.Нитикаждого процессадолжны ждать,пока назначенныйим процессорне освободится.Такойметод, какправило,менееэффективен,чемсимметричныйметод.

Симметричнаямногопроцессорнаяобработкапредполагает,чтовсе процессорыимеют одинаковыевозможности.

ВSMP-моделинагрузка динамическираспределяетсямежду

процессорами,такчто невозможнаситуация,вкоторой одниЦП перегружены,вто время,какдругие ничемне заняты.

Есть2 общие реализацииSMP,известныекак сильносвязаннаяи слабосвязанная.Сильносвязаннаябазируетсяна схеме,согласнокоторой процессорысовместноиспользуютданные изсовокупностиобщих ресурсов,преждевсего,из общейпамяти.

Слабосвязанныесистемыиспользуютмеханизм обменасообщениямимежду процессамидля совместногоиспользованияресурсов,когдаэто необходимо.Внекоторыхслабосвязанныхсистемах каждыйпроцессор можетдаже иметь свойсобственныйконтроллердиска и другиеподсистемы.

Чтобыполнее воспользоватьсяпреимуществамиSMPпри организациимногозадачности,выполнениенитей процессаконтролируетсяс помощьюприоритетныхпрерываний.

Приоритетноепрерываниепозволяет ОСподдерживатьконтроль надпрограммами:какуюпрограмму икогда запускать,такчто сбившиесяпрограммы немогут поработитьсистему и вызватьпроблемы.

Основнымпреимуществомтакой архитектурыявляется то,что прикладныепрограммы имеютв своем распоряжениистолько ЦП,сколькоимееется вналичии усервера.Т.к. ОСзанимаетсяпланированиемработы процессоров,прикладнымпрограммамнет

необходимостизнать о количествеимеющихсяпроцессоров.ОСназначит каждуюнить первомусвободномупроцессору.

Программа-планировщикв ядре ОС позволяетраспределятьнагрузку и вконечном итогевыполнятьпрограммы точнос той же скоростью,скакой несколькоЦП могуут сними справиться.

Масштабируемость.Конфликтына шине.

Частовстречающиесясловосочетаниятипа "несколькопроцессоров","многопроцессорныесистемы" и т.п.наводят навопрос,можноли сказать,чемуравно оптимальноечисло

процессоровв системе?

Необходимоиметь в виду,чтоэффективностьне растет линейнопри добавленииеще одногопроцессора.Вернее,онарастетлинейносувеличениемчисла процессоровтолько до техпор,пока ненаступаютограничения,связанныес проблемамисоединенияс общей шиной.СогласноизвестномупредположениюМинского дляширокого классаалгоритмовконфликт междуNпроцессорамис коллективнымраспределениемресурсов,

соединеннымис общей шиной,ограничиваетповышениепроизводительностивеличинойlog2N.

Современныеконструкторы"суперкомпьютеров"использовалиряд параллельныхструктур идостигли повышенияпроизводительностив соответствиисзаконом Амдала:N/log2N.

Рассмотримподробнее сутьконфликтовна шине.СетеваяОС должна управлятькаждым процессороми,следовательно,взаимодействиемпроцессорас внутреннимивызовами ипериферийнымиустройствамина шине(поэтому,собственно,

производительностьи не растетлинейно).Когданить в однопроцессорнойсистеме неможет болеевыполнятьсядо осуществлениянекоторогоусловия,процессормаскируетпрограммноепрерываниетак,что никакойдругой процессне может воспользоватьсяданным ресурсом.Затемон сохраняетсостояниенити,чтобывыполнениекода могловозобновитьсяпри осуществленииусловия.

Всистеме с однимпроцессороммаскированноепрерываниепредотвращаетиспользованиепроцессоромресурса.Крометого,достаточнопросто сохранятьописание уровнейпрерыванияи масок,контролирующихдоступ к структурамданных ОС.Сдобавлениемкаждого новогопроцессораэта задачастановитсявсе более трудной.ОСдля SMP-платформыдолжна уточнить,чтотолько одинпроцессор вданный моментвыполняетсегмент кода,которыйменяет глобальнуюструктуруданных.Словом,вSMP-средеэтот механизм(маскированноепрерывание)не гарантирует,чторазличныепроцессы небудут иметьдоступа к томуже самому ресурсучерез другоепрерывание.

Дляуправленияпрерываниямимежду процессорамииногдаиспользуется(например,WindowsNT Advanced Server)методвзаимоблокировки.Посути,взаимоблокировкаявляется программнойпроцедурой,котораяблокируетдоступ второго

процессорак уже занятомуресурсу.Такойметод позволяетпредотвратитьпорчу процессорамиглобальныхструктурданных,однакопри непродуманнойреализациион может привестик тому,что процессорыбудут бездействоватьв течение длительногопериода,ожидаяосвободившийсязамок блокировки.

Помере добавленияновых процессоровк системе накладныерасходы науправлениеконфликтамивозрастают,иэто уменьшаетотдачу отОС,ориентированныхна симметрично-многопроцессорнуюобработку.Этообстоятельствопо идее будеткак сейчас,таки впредь ограничиватьчисло процессоров,

котороеоправданоустановитьв SMP-платфорфу.

Действительно,наиболееузким местом,какустановлено,являетсясистемнаяшина,а ее пропускнаяспособность,несмотряна все

нововведения,только-толькопоспевает заростом

производительностиЦП,а тут ещенадо справитьсяс ростом ихчисла.

Спецификациямногопроцессорныхсистем компанииIntel.

Наоснове вышеизложенногоможно получитьнекотороепредставлениео многопроцессорных(МП)системах,вчастности,оSMP-платформах.Вкачестве конкретногопримера использованиямногопроцессорныхсистем рассмотримих спецификацию,

предложеннуюкомпаниейIntel(MPS-MultiProcessorSpecification V.1.1).Главнаяцель спецификации-определитьстандартныйинтерфейс длямногопроцессорныхплатформ,которыйпозволит расширитьобласть примененияPC/AT-платформпо сравнениюс традиционнымиплатформами,вто же времясохраняя полнуюсовместимостьс PC/ATна уровнепрограмм(термин"PC/AT-совместимость"используется,чтобыхарактеризоватькомпоненты,видимые(доступные)дляпрограммныхсредств).

Сердцемспецификацииявляются структурыданных, определяющиеконфигурациюМП-системы.Этиструктурыданных создаетВIOS,визвестномформате представляяаппаратныесредства стандартнымдрайверамустройств илиУровню ИзоляцииАппаратуры(HAL-HardwareAbstraction Layer)ОС.Спецификацияопределяетзадаваемыепо умолчаниюконфигурацииаппаратуры,ив целях большейгибкости определяетрасширениядля стандартногоBIOS.

рис.7.Концептуальныепонятия.

1.Операционнаясистема

2.Уровеньабстрагированияот аппаратныхсредств

3.BIOSМП-системы

4.Структурыданных,задающихконфигурациюМП-системы

5.Аппаратныесредства

Вспецификациирассматриваютсяследующиевопросы:

-созданиена основеPC/AT-платформмногопроцессорныхсистем, которыемогут исполнятьсуществующиепрограммы для однопроцессорныхи многопроцессорныхмикроядерныхОС.

-поддержкаAPIC(МП-контроллерапрерываний)дляобработки симметричноговвода-вывода.

-возможностьиспользоватьBIOSс минимальнойнастройкойна конкретнуюМП-систему.

-таблицафакультативныхМП-конфигурацийс информациейо конфигурации.

-включениеISAидругих промышленныхстандартовна шины, такие,какEISA,MCA,VLиPCI вМП-совместимыесистемы.

-требования,обеспечивающиепрозрачную(дляпрограммного обеспечения)реализациювторичной шиныкэша и памяти.

Минимальныйнабор аппаратныхсредств,которыйнеобходим для реализацииМП-спецификации,таков:

-одинили несколькопроцессоров,понабору командсовместимых с архитектуройсемейств процессоровIntel486 иPentium;

-одинили несколькоконтроллеровAPICнапроцессорах Pentium735/90 или815/100;

-прозрачныедля программподсистемыкэшей и лбщейпамяти;

-видимыедля программкомпонентыPC/AT-платформ.

Документтакже определяетсвойстваМП-систем,видимыедля BIOSи ОС.Однаконадо учитывать,чтопо мере развитиятехнологиивыполняемыеBIOSфункциимогут изменяться.

ОбщаяструктураМП-системы

Припостроениимногопроцессорнойархитектурыможет использоватьсяодна из несколькихконцептуальныхмоделей соединениявычислительныхэлементов,атакже множествосхем взаимосвязии вариантовреализации.

Нарисунке показанаобщая структураМП-системы,построеннойна основеспецификацииMPS1.1.Внее входитсильно связаннаяархитектурас общей памятьюс распределеннойобработкойданных и прерыванийввода-вывода.Онаполностьюсимметрична;т.е.все процессорыфункциональноидентичны иимеют одинаковыйстатус,и каждыйпроцессор можетобмениватьсяс каждым другимпроцессором.Симметричностьимеет два важныхаспекта:симметричностьпамяти и ввода-вывода.

Памятьсимметрична,есливсе процессорысовместноиспользуютобщее пространствопамяти и имеютв этом пространстведоступ с однимии теми жеадресами.Симметричностьпамяти предполагает,чтовсе процессорымогут исполнятьединственнуюкопию ОС.В такомслучае любыесуществующиесистемы и прикладныепрограммы будутработатьодинаково,независимоот числа установленныхв системепроцессоров.

Требованиесимметричностиввода-выводавыполняется,есливсе процессорыимеют возможностьдоступа к одними тем же подсистемамввода-вывода(включаяпорты и контроллерыпрерывания),причемлюбой процессорможет получитьпрерываниеот любогоисточника.НекоторыеМП-системы,имеющиесимметричныйдоступ к памяти,вто же времяявляютсяасимметричнымипо отношениюк прерываниямустройствввода-вывода,посколькувыделяют одинпроцессор дляобработкипрерываний.Симметричностьввода-выводапомогает убратьпотенциальноузкие меставвода-выводаи тем самымповыситьрасширяемостьсистемы.

Системы,удовлетворяющиеМП-спецификации,обладаютсимметричностью памяти и ввода-вывода,чтопозволяетобеспечитьрасширяемостьаппаратныхсредств,а такжестандартизоватьпрограммныесредства.

1.ЦП 7.Шины коммуникацийконтроллерапрерываний

2.КонтроллерпрерыванийAPIC 8.Модульобщей памяти

3.Контроллершины памяти 9.Буфер графическихфреймов

4.Контроллерыкэша 10.КонтроллерпрерыванийAPIC

5.Кэш-память 11.Интерфейсввода-вывода

6.Высокопроизводительнаяшина 12.Шинарасширенияввода-вывода

памяти

Рис8.АрхитектураМП-системы.

Основныекомпоненты

МП-спецификацияопределяетсистемнуюархитектуруна основе следующихкомпонентоваппаратуры:системныепроцессоры,контроллерыAPIC,системнаяпамять,шинарасширенияввода-вывода.

Системныепроцессоры.Вцелях обеспечениясовместимостис существующимипрограммнымисредствамидля PC/AT,спецификацияосновываетсяна процессорахсемейства Intel486 илиPentium.Хотя все процессорыв МП-системефункциональноидентичны,спецификациявыделяет дваих типа:загрузочныйпроцессор(BSP)иприкладныепроцессоры(AP).Какойпроцессориграет рользагрузочного,определяетсяаппаратнымисредствамиили совместноаппаратуройи BIOS.Этосделано дляудобства иимеет значениетолько во времяинициализациии выключения.BSP-процессоротвечает заинициализациюсистемы и зазагрузкуОС.AP-процессорактивизируетсяпосле загрузкиОС.

КонтроллерыAPIC.Данныеконтроллерыобладаютраспределеннойархитектурой,вкоторой функцииуправленияпрерываниямираспределенымежду двумяфункциональнымиблоками:локальными ввода-вывода.Этиблоки обмениваютсяинформациейчерез шину,называемуюшиной коммуникацийконтроллерапрерываний(ICC-interruptcommunication controller).

ВМП-системемножестволокальныхблоков и блоковввода-выводамогут коллективноиспользоватьодну запись,взаимодействуячерез шинуICC.БлокиAPICсовместноотвечают задоставку прерыванияот источникапрерыванийдо получателейпо всей МП-системе.

БлокиAPICдополнительноувеличиваютрасширяемостьза счет разгрузкишины памятиот трафикапрерываний,атакже разделениямежду процессораминагрузки пообработкепрерываний.

Благодаряраспределеннойархитектуре,локальныеблоки или блокиввода-выводамогут бытьреализованыв отдельноймикросхемеили интегрированыс другимикомпонентамисистемы.

Системнаяпамять.Всистемах,совместимыхс МП-спецификацией,используетсяархитектурапамяти стандартаAT.Всяпамять используетсякак системнаяза исключениемадресов,

зарезервированныхпод устройстваввода-выводаи BIOS.

МП-системынуждаются взначительноболее высокойпропускнойспособностипо сравнениюс однопроцессорными.Требованиявозрастаютпропорциональночислу процессоровна шине памяти.Поэтомуспецификациясодержит рекомендациииспользоватькэши второгоуровня,призванныеснизить трафикпо шине и реализующиеследующиефункции:стратегияобновленияс обратнойзаписью и протоколопределениясогласованностикэшей.От кэшейвторого уровняи контроллеровшины памятитребуется,чтобыони были полностьюпрозрачны дляпрограммныхсредств.

Шинарасширенияввода-вывода.СпецификацияобесречиваетпостроениеМП-систем наоснове платформPC/AT,отвечающихпромышленнымстандартам.Впроектах могутбыть использованыстандартныешины ISA,EISA,MCA,VLиPCI.

BIOSвыполняетфункции слоя,изолирующегоособенностиаппаратныхсредств от ОСи программныхприложений.СтандартныйоднопроцессорныйBIOSвыполняетследующиефункции:проверяетсистемныекомпоненты;строиттаблицыконфигурации,используемыеОС;инициализируетпроцессор ивсю остальнуюсистему.

Вмногопроцессорныхсистемах BIOSдополнительновыполняетследующиефункции:передаетинформациюо конфигурациив ОС, котораяидентифицируетвсе процессорыи другие компонентыМП-систем;переводитвсе процессорыи другие компонентымногопроцессорнойсистемы в заданноесостояние.

Однаиз главныхцелей этойспецификациисостоит в том,чтобы обеспечитьвозможностьпостроениямикроядерныхОС

длямногопроцессорныхсистем.Этодостигаетсяблагодарягибкому балансумежду возможностямиаппаратурыи BIOS.ПосредствомBIOSпотенциальноогромное разнообразиеаппаратныхконфигурацийуменьшаетсявсего до несколькихвариантов,которыемогут бытьобработанына начальнойзагрузочнойфазе работыОС.

Спецификацияаппаратныхсредств.

Длятого,чтобы ОСмогла работатьна многопроцессорныхплатформах,аппаратныесредства должныобладать определеннымнабором свойств.Ихспецификацияопределяетспособ реализациикомпонентов,перечисленныхв предыдущемразделе.Соответствие

спецификацииподразумеваетнесколькоаспектов,которыеперечисленыниже.

Конфигурациясистемнойпамяти.СпецификацияМП-памятиосновываетсяна стандартнойкарте памятиPC/ATразмером до

4 Гбайт.

Кэшируемостьи доступностьфизическойпамяти дляпроцессоров.Кэшируетсявся память,заисключениемобласти, отведеннойдля описаниярегистровлокальногоблока APIC.Всепроцессорыимеют доступк главной памятии участкампамяти,отведеннымпод ROMBIOS.

Требованияк реализациивнешних кэшей.Частодля улучшениярабочих характеристикв МП-системахприходитсяиспользоватьвнешние кэши.Наличиеи детали реализациивнешних кэшейв спецификацииMPSнерассматриваются.Однако,еслипредполагаетсяих использовать,онидолжны отвечатьопределеннымтребованиям:

-внешниекэши должныподдерживатьсогласованностьмежду собой,сглавной памятью,внутреннимикэшами и другими важными устройствами.

-процессорыдолжны обмениватьсямежду собойнадежным образом,чтоозначаетневозможностьвзаимовлиянияв тех случаях,когдасразу несколькопроцессоровполучают доступк одной областипамяти.Внешниекэши должныгарантировать,что все блокированныеоперации видимыдругим процессорам.

Управлениепамятью(блокировка).Длязащиты целостностинекоторыхкритическихопераций спамятью Intel-совместимыепроцессорыиспользуютспециальныйсигнал.Разработчикисистемныхпрограммныхсредств должныиспользоватьэтот сигналдля управлениядоступом процессоровк памяти.

ДлягарантииAT-совместимостиблокировканекорректныхопераций спамятью вAT-совместимыхшинах в согласованнойсистеме должнареализовыватьсястрого в соответствиисо спецификациямина шины.

Упорядочениезаписей впамяти.Применяетсяпри управленииустройствамиввода-вывода,чтобыоперации спамятью ивводом-выводомвыполнялисьстрого взапрограммированномпорядке. Строгоеупорядочиваниеопераций ввода-выводаподдерживаетсяпроцессорами.

Дляоптимизациифункционированияпамяти процессорыи микропроцессорныенаборы частореализуютбуферы записии кэши обратнойзаписи.Intel-совместимыепроцессорыгарантируют упорядоченныйдоступ процессоровко всем внутреннимкэшам и буферамзаписи.

Управлениепрерываниями.ВМП-совместимойсистеме прерывания управляютсяконтроллерамиAPIC.КонтроллерыAPIC являютсяэлементомраспределеннойаррхитектуры,вкоторой функцииуправленияпрерываниямираспределенымежду двумяфункциональнымиблоками.Этиблоки обмениваютсяинформациейчере шинуICC.Устройствоввода-выводаопределяетпоявлениепрерывания,адресуетего локальномублоку и посылаетпо шине ICC.

В МП-совместимойсистеме используетсяпо одному локальномублоку на процессор.Числоблоков ввода-выводадолжно бытьне менее одного.

Чтобыобеспечитьрасширениефункций и внесениеизменений вбудущем,архитектураAPICопределяеттолько программныйинтерфейсблоковAPIC.Разныеверсии протоколовAPICмогут бытьреализованыс разными протоколамишины и спецификациямиэлектрическихсигналов.

Режимыпрерывания.Вспецификацииопределенытри режимапрерывания:

1.РежимPIC-эффективнообходит всекомпонентыAPICи заставляетсистему функционироватьв однопроцессорном режиме.

2.Режимвиртуальнойлинии-используетAPICкаквиртуальную линию,в остальномсовпадает срежимом PIC.

3.Режимсимметричноговвода-вывода-позволяетработать с многимипроцессорами.

Первыедва режимаобеспечиваютсовместимостьс PC/AT.ВМП-совместимойсистеме долженбыть реализованхотя бы одиниз этих режимов.ОСмногопроцессорнойсистемы загружаетсяв одном изPC/AT-совместимыхрежимов.ЗатемОС переключаетсяв многопроцессорныйрежим.В этомрежиме требуется функционированиехотя бы одногоблока ввода-выводаAPIC.Прерыванияввода-выводагенерируютсяконтроллеромблока ввода-вывода.Вселинии прерыванияили замаскированы,илиработают вместес блоком ввода-выводав смешанномрежиме. Блокввода-выводаимеет входпрерыванийобщего назначения,который можнопрограммироватьиндивидуальнодля различныхрежимовработы.Распределениелиний прерыванияввода-выводаделается конкретнодля каждойсистемы.

Распределениесистемы прерыванийна локальномблоке APIC.

Данныйблок имеет двавхода прерыванийобщего назначения,зарезервированныхдля системныхпрерываний.Этивходы можнопрограммироватьиндивидуальнодля различныхрежимов работы.

Дляобеспечениясовместимостис PC/ATзагрузочныйпроцессордолжен поддерживатьDOS-совместимоеисполнениеопераций сплавающейзапятой приработе в каждомиз PC/AT-совместимыхрежимов.

Отображениепамяти APIC.ВсогласованнойМП-системе всеконтроллерыAPICдолжны бытьреализованыкак описанныев памяти устройстваввода-вывода.Базовыеадреса APICнаходятсяв верхней частиадресногопространствапамяти.Вселокальные блокиотображаютсяв одних и техже адресах,которыене подлежатколлективномуиспользованию,аиспользуютсякаждым процессороминдивидуально.

Напротив,контроллерыввода-выводаотображаютсятак,чтобы обеспечитьих совместноеиспользованиевсеми процессорами,т.е. полнуюсимметричностьдоступа.

Разработчикисистемы должныопределитьидентификациюлокальныхблоков и гарантироватьуникальностьих идентификаторов.Используютсядва пути заданияидентификаторов:припомощи аппаратныхсредств и припомощи BIOSсподдержкойаппаратныхсредств.

Таймерыинтервалов.Локальныеблоки содержат32-битный программируемыйтаймер с 2мянезависимымивходами.Таймерыблока ввода-выводаимеют одинвход.

Поддержкаперезагрузки.Дляприведениявсех системкомпьютерав начальноесостояниетребуетсявозможностьперезагрузкисистемы.В системеможет выполняться"жесткая"перезагрузка,котораяустанавливаетвсе компонентысистемы в начальноесостояние."Жесткая"перезагрузкапроизводитсяпри включениипитания илипри нажатиикнопки RESETнапередней панели.

"Мягкая"загрузка толькочастичноинициализируетпроцессор.

Прииспользованиитакой перезагрузкине происходитпотери обрабатываемойинформации,т.е.система ожидаетокончаниявыполненияцикла,а такжене сбрасываетсодержимоекэшей и регистровс плавающейзапятой.Такойтип перезагрузкиможет выполнятьсяна процессорахтипа Pentium,ноне Intel486.

"Мягкая"загрузка одногоиз процессоров-однаиз основныхфункций вМП-системе,нарядус включениеми выключением.Сее помощьюBSP-контроллерможет выборочноинициализироватьAP-контроллердля последующеговключения вработу иливосстановленияAP-контроллерапосле непоправимойсистемнойошибки.Такогорода перезагрузкадолжна инициализироватьсяпрограммнымисредствами.

Начальноесостояниесистемы-этосостояние допередачи управленияот BIOSоперационнойсистеме.

ТаблицыконфигурацииМП-систем.

ОСдолжна иметьдоступ к информациио конфигурацииМП-системы.Вспецификациипредусмотренодва методапередачи этойинформациив ОС:минимальный,позволяющийзадать конфигурациюпосредствомвыбора одногоиз несколькихподразумеваемыхнаборов значенийпараметроваппарратуры;имаксимальный,обеспечивающийвысокую гибкостьпри проектированииаппаратныхсредств благодарявозможностипроизвольныхустановок.

Нарис.9 показанаобщая схемаструктурданных,определяющихконфигурациюМП-системы.Используютсядве структурыданных.

Таблицаконфигурациисистемы

Переменноечисло записейпеременнойдлины

Запись(длиназависит от типазаписи)

Тип записи

Заголовокфиксированнойдлины

СтруктураУказателяПереходов

Указательфизическихадресов

Рис.9.Структурыданных,определяющиеконфигурациюМП-системы.

Структурауказателяпереходов.Этаструктурасодержит указательфизическихадресов в таблицеконфигурациии другие характеристикиМП-системы.

ТаблицаконфигурацииМП-системы.Этатаблица неявляетсяобязательной.Онасодержит точнуюинформациюо контроллерахAPIC,процессорах,шинахи прерываниях.Онасодержит заголовок,за которымследует множествозаписей различныхтипов.Формати длина каждойзаписи определяютсяее типом.Еслитаблица конфигурацииприсутствует,онахранится илив системнойчасти оперативнойпамяти,или вROMBIOS.

Первыйбайт каждойзаписи идентифицируеттип записи.Каждыйтип записиимеет фиксированнуюдлину.Описаниятипов записей:процессор,шина,блокввода-вывода.Распределениепрерыванийввода-вывода,распределениелокальныхпрерываний.

Спецификацияпо умолчаниюопределяетнесколькоконфигурацийМП-систем.Цельэтих установокв том,чтобыупроститьпроектированиеBIOS.Еслисистема соответствуетодной изконфигураций,заданныхпо умолчанию,BIOSнедолжен обеспечиватьтаблица конфигурацииМП-системы.ОСбудет содержатьтакую таблицувнутри себя.

Типыконфигурацийсистемы,заданныепо умолчанию,определяютсябайтом 1 информациио свойствахМП-системы,которая являетсячастью СтруктурыУказателяПереходов.Чтобысистема поддерживалаконфигурацию,заданнуюпо умолчанию,она должнаподдерживатьдва процессораи отвечать ещеряду требований.Всегоимеется 7 типовсистемы,задаваемыхпо умолчанию.Вних задаютсяследующиеполя:числопроцессоров,тип используемыхв системе шин;типконтроллероAPIC;варианты;заложенасхема МП-системы.

ФункцииBIOSвМП-системе.Взависимостиот многопроцессорныхкомпонентовв МП-системеBIOSможетиметь следующиедополнительныефункции:

1.ПереводAPв"спящий" режим,такчтобы они непытались исполнять теже коды BIOS,чтоиBSP.Это необходимо,посколькукоды BIOSобычноне предназначены для мультиобработки.

2.ИнициализацияконтроллеровAPICидругих МП-компонент.

3.Созданиетаблицы конфигурацииМП-системы.

Наличиетакой спецификациипозволит создаватьрабочие станциивысокого классаи серверы масштабапредприятияс хорошим отношением"цена/производительность"и с возможностьюисполнениявсех существующихпрограмм дляПК,а также сформируетфундамент дляпрограммныхпакетов длямикроядерныхОС МП-систем.

Заключение

Описанныепараллельныематричные,конвейерныеи некоторыедругие многопроцессорныесистемы обеспечиваютогромныйпотенциальныйрост производительностии вычислительноймощности.Действительно,любойграф,узламикоторого являютсяотдельныепроцессоры,адугами-непосредственныесвязи междуними,сейчасможно разместитьв конкретнойМП-системе.

Крометого,такжеупомянутыепирамидальныесистемы обладаютсравнительноновой топологией,котораяпредставляетсяособенно подходящейдля обработкиизображений,распознаванияобразов и машинногозрения.Этотопология,прикоторой последовательноуменьшающиесяматрицы объединяютсяв единую пирамидальнуюструктуру.Каждыйслой пирамидальнойсистемы можетдостигать такойже потенциальновысокой производительностиобработки,каки сопоставимыепо размерамматричныепроцессоры,посколькукаждый ее слойв сущности иявляется матричнымпроцессором.Ктому же всеслои пирамидальнойсистемы могутработатьодновременно.

Важнои то,что внутренняядревовиднаятопологияпирамиды определяетвозможностьнакопленияи объединенияинформациипо мере поэтапногопреобразованияизображения.

Матричные,конвейерныеи в особенностипирамидальныеструктурыобеспечиваютувеличениепроизводительностии вычислительноймощности нанесколькопорядков посравнению страдиционнымиЭВМ с однимЦП.Они особеннопригодны дляобработкиизображений,распознаванияобразов и всистемах техническогозрения.Онитакже хорошосоответствуюттребованиямтехнологииСБИС благодарясвоей регулярноймикомодульнойструктуре.

Касаясьоткрытых модульныхинформационно-измерительно-управляющихсистем,скажем,чтов начале 1994г.вСША была образованаАссоциацияпользователей,разработчикови производителейаппаратурыРСИ.Появилосьтакже пониманиетого,что РСИобеспечитвыполнениене только самыхсложных расчетовв науке и высокихтехнологиях,нои позволитэкономно илогическипросто реализоватьнадежныеинформационныесети,в частности,сетив самообучающихсясистемахискусственногоинтеллекта.

Хотявариантовмногопроцессорныхситем много,однакосистемы SMPвближайшембудущем станутосновными.Главнымдоводом,говорящимв пользу этого,являетсянизкая стоимостьаппаратногорасширения.

ПотенциальныевозможностиSMPначинаютнаходитьприменение.Во-первых,уменьшаютсягабаритыплатформы.Во-вторых,коммуникационныестандартысделали доступнымираспределенныевычисления.Вычисленияв архитектуре"клиент-сервер"непосредственноиспользуютвозможностисвязанныхсистем и разделяютрабочую нагрузку.В-третьих,

независимоемасштабированиеархитектуры(т.е.без увеличениянакладныхрасходов илинеобходимостипереписыванияприложений)являетсяключевым элементомподдержки какпроцесса-клиента,таки процесса-сервера.Всеэти элементыхорошо поддерживаютсясистемами SMP.

Крометого,сетевыеоперационныесистемы и прикладныепрограммы дляПК получаютвозможностьвоспользоватьсяпреимуществамиаппаратногообеспечениядля SMP.КомпанияIntelподготовиласолидный плацдармдля этого,представивзначительнообновленныйконтроллерпрерыванийAPIC,аглавное

разработавспецификациюМП-архитектурыи добившисьее популярностиу своих ведущихпартнеров-производителей

ПК-серверов.

Словом,основныетенденцииразвитиямногопроцессорныхсистем медленно,новерно воплощаютсяв жизнь(режимon-line!).

Литература.

1.Сверхбольшиеинтегральныесхемы и современнаяобработка сигналов;подред.С.Гуна,Х.Уайтхауса,Т.Кайлата.-

М:Радиои связь,1989г.-471с.

2.К.Эрглис"Открытыемодульныемногопроцессорные информационно-измерительно-управляющиесистемы"//

Открытыесистемы.-1995г.-№2.с.57-61.

3.Е.Ленгрен"СетевыеОС для SMP-платформ"//

Открытыесистемы.-1995г.-№2.с.16-19.

4.А.А.Мячев"Спецификациямногопроцессорныхсистем компании Intel"//Открытыесистемы.-1995г.-№3.с.56-63.

5./АссоциацияпользователейОС UNIX/"Развитиеархитектурбаз данных"//Открытыесистемы.-1995г.-№2.с.4-11.

6.Применениеинтегральныхмикросхемпамяти;подред.

А.Ю.Гордонов,А.А.Дерюгина.-М:Радиои связь,1994г.-230с.

МЭИ

Р Е Ф ЕР А Т

ПО КУРСУ

МЕТОДЫ ИСРЕДСТВАЭКСПЕРИМЕНТАЛЬНЫХИССЛЕДОВАНИЙ

на тему

“Методыуменьшенияшумов и повышенияпомехоустойчивости

электронныхустройств”.

Выполнил: Козлова Н.

А12-93

Принял: Пелехов М.В.

1996