Смекни!
smekni.com
Схемотехника

Разработка МПС на базе КР580 (стр. 3 из 4)

WR/RD

РисунокE

КМ132РУ8А

0

1 RAM DI/DO

2 11

3 12

4 13

5 14

6

7

8

9


CS

WR/RD

РисунокF

Данная МПС содержит ОЗУ объёмом 2КБ и ПЗУ 2КБ. Причём 1КБ ПЗУ используется под дешифратор адреса для УВВ. Используется страничный метод организации памяти. ОЗУ использует страницы 30 и 41, ПЗУ выполнено на БИС КА573РФ1 с организацией 1К*8, а ОЗУ — на БИС КМ132РУ8А с организацией 1К*4. Условное обозначение БИС КА573РФ1 и КМ132РУ8А показано на Рисунок E и Рисунок F соответственно.

Назначение выводов БИС КА573РФ1

Сигнал Назначение
A0 - A9 Адресные входы
DI0/DO0 - DI7/DO7 Информационные выходы
CS Выбор микросхемы
WR/RD Входной сигнал “Запись/чтение”. Если WR/RD=1, то чтение, если WR/RD=0, то запись.

Назначение выводов БИС КМ132РУ8А

Сигнал Назначение
0 - 9 Адресные входы
DI11/DO11 - DI14/DO14 Информационные входы/выходы
CS Выбор микросхемы
WR/RD Входной сигнал “Запись/чтение”. Если WR/RD=1, то чтение, если WR/RD=0, то запись.

1). Выбор дешифратора страниц: NвыхDC=Nстр=

Vmax’=216=65536 байт; VmaxБИС’=210=1024 байта; Nстр=

=64 страницы; NвыхDC=64.

2). Организация входов дешифратора:

NвхDC=nШАОЗУ-nШАБИС=16-10=6 входов.

А15 А14 А13 А12 А11 А10 А9 А8 А7 А6 А5 А4 А3 А2 А1 А0

входы дешифратора А9 А8 А7 А6 А5 А4 А3 А2 А1 А0

адресация ячейки памяти на странице

3). Организация ОЗУ на странице: NБИС=

; mОЗУ=8 бит;
К155ИД7
D 0 0 DC 1 1 2 2 3
4 C 5 0 6 1 7 2

Рисунок G

ПЗУ: mБИС=8 бит; NБИС=

=1 БИС странице; ОЗУ: mБИС=4 бит; NБИС=
=2 БИС странице.

Дешифратор с 64 выходами не выпускается. Поэтому используется два дешифратора 3 на 8 — К155ИД7, условное графическое изображение которого показано на Рисунок G. Входы D0 - D2 одного дешифратора подключаются к разрядам шины адреса A10 - A12, а входы другого — к разрядам A13 - A15. Все адресное пространство разбивается на блоки по 8 страниц. Дешифратор, который подключен к разрядам А10 - А12 выбирает страницу в блоке, а дешифратор который подключен к разрядам А13 - А15 — блок в адресном пространстве. При выборе страницы активизируемые выходы у дешифраторов должны поступать на входы элемента ИЛИ, а выход элемента ИЛИ — на входы CS выбранной страницы. Выходы дешифраторы, которые выбирают неиспользуемые страницы в данной работе, остаются свободными.

Назначение выводов БИС К155ИД7.

Сигнал Назначение
D0 - D2 Входы
С0 - С2 Входы разрешения. Вход С0 должен быть подключен к +5В, а С1, С2 — к общему.
0 - 7 Выходы

3.4Подключение УВВ


&

1

1

1

Рисунок H

Для выбора устройства по конкретному адресу необходим дешифратор адреса. Этот дешифратор может быть построен несколькими способами:

1) На логических элементах(Рисунок H). УВВ выбирается подачей на его вход CS логического нуля. Адрес, по которому должен появиться ноль, с шины адреса подают входы логического элемента И-НЕ, с проинвертированными разрядами, в которых должны быть нули. При появлении на шине адреса нужного адреса нужного адреса на выходе элемента ИЛИ-НЕ появляется ноль. Этот выход и подключается к входу CS.

К555ИД7
D 0 0 DC 1 1 2 2 3
4v 5 0 6 1 7 2

Рисунок I

2) На ИМС дешифратора(Рисунок I). Входы CS устройств подключаются к выходам дешифратора, выходы при этом должны быть с инверсией. А входы дешифратора подключаются к шине адреса. При появлении на шине адреса нужного адреса активизируется один из выходов дешифратора и выбирается устройство подключенное к этому выходу.

A 0 PROM DI/DO
1 0
2 1 3 2 4 3 5 4 6 5 7 6 8 7 9

CS

WR/RD

Рисунок J

3) На основе ПЗУ(РисунокJ). Входы CS устройства подключаются к информационным выходам ИМС ПЗУ. В ячейке ПЗУ по адресу, соответствующему адресу устройства, должно быть записано число, при обращении к которому на разряде информационного выхода, к которому подключено УВВ, должен появиться ноль.

В этом курсовом проекте используются периферийные БИС КР580ВИ53 и КР580ВВ55. БИС КР580ВИ53 — это программируемый интервальный таймер. Он предназначен для организации работы МПС в режиме реального времени:

КР580ВИ53

CLK0 PIT D0

CLK1 D1

CLK2 D2

D3

GATE0 D4

GATE1 D5

GATE2 D6

D7

A0

A1 OUT0

OUT1

CS OUT2

RD

WR

РисунокK

1) Для формирования сигналов, с различными и временными и частотными характеристиками.

2) Для формирования стробирующих сигналов.

3) Для управления работой различных управляющих устройств.

Выходы OUT0 - OUT2 остаются свободными, ним должны подключаться устройства, использующие сигналы формируемые этой БИС.

Условное графическое обозначение показано на Рисунок K.

Назначение выводов БИС КР580ВИ53.

Сигнал Назначение
CLK0 - CLK2 Входы тактовых сигналов. Подключены к выходу Ф1 тактового генератора.
GATE0 - GATE2 Входы разрешения или запуска счёта. Если GATE=1, то счёт разрешён. Эти входы подключены к +5В.
А0 - А1 Адресация регистров БИС. Подключены к младшим разрядам шины адреса.
CS Выбор БИС.
RD Чтение регистров. Подключен к сигналу MEMR шины управления.
WR Запись в регистры. Подключен к сигналу MEMW шины управления.
D0 - D7 Информационные входы/выходы. Подключаются к шине данных.
OUT0 - OUT2 Выходы таймера. На них появляются сигналы, формируемые таймером.

БИС КР580ВВ55 — программируемый параллельный интерфейс. Он предназначен для осуществления обмена информацией в параллельном коде между микропроцессором и различными УВВ. Эта БИС может работать в трёх режимах:

КР580ВВ55
D0 BA7 D1 IOP BA6 D2 BA5 D3 BA4 D4 BA3 D5 BA2 D6 BA1 D7 BA0

WR BB7

 
назад
читать дальше
1
2
3
4
НАПИШИТЕ НАМ
Copyright © Smekni.com. All rigths reserved.