“Работа в системе остаточных классов” (стр. 3 из 3)
На рис. 5 показано, каким образом происходит умножение чисел 14 и 28 по модулю 31 по схеме, изображённой на рис. 4. Для простоты две таблицы LUT1 и LUT2 объединены в одну и представляют собой таблицы, переводящие умножаемые числа в степенное представление по табл. 1, а в качестве сумматора выступает простой модулярный сумматор, изображённый на рис. 2(а). LUT3 выполняет сложение по модулю 30, а LUT4 переводит результат из степенного представления обратно в первоначальный. LUT4 представляет собой табл. 1, только отсортированную по
. На рис. 5 ADDR на входе таблицы и [ADDR] на выходе показывают, что значение, поступившее на вход таблицы, рассматривается в качестве линейного адреса элемента, который будет выдан навыход таблицы, т.е. [ADDR] – это содержимое ячейки таблицы по адресу ADDR.
Список литературы:
1. Neto J. P., Siegelmann H. T., Costa J. F., Araujo C. P. S. Turing Universality of Neural Nets (revisited). // Lecture Notes in Computer Science – 1333, Springer-Verlag, 1997. pp. 361-366.
2. Червяков Н. И., Сахнюк П. А., Шапошников А. В., Ряднов С. А. Модулярные параллельные вычислительные структуры нейропроцессорных систем / Под ред.
Н. И. Червякова. –М.: Физматлит, 2003. – 288 с.
3. Червяков Н. И., Сахнюк П. А., Шапошников А. В. Макоха А.Н. Нейрокомпьютеры в остаточных классах. Учебное пособие для вузов (научная серия «Нейрокомпьютеры и их применение, ред. А. И. Галушкин, кн. 11).
–М.: Радиотехника, 2003. – 272 с.
4. Акушский И. Я., Юдицкий Д. И. Машинная арифметика в остаточных классах. –М.: Советское радио, 1968.
5. Ноден. П., Китте К. Алгебраическая алгоритмика (с упражнениями и решениями): Пер. с франц. – М.: Мир, 1999. – 720 с.
6. Gauss C. F. Disquisitiones Arithmeticae. Yale University Press, New Haven, 1966.
7. Стемпковский А. Л., Корнилов А. И., Семёнов М.Ю. Особенности реализации устройств цифровой обработки сигналов в интегральном исполнении с применением модулярной арифметики. // Информационные технологии, №2,
2004. С. 2–9.
8. Bayoumi M. A., Jullien G. A., Miller W. C. A VLSI Implementation of Residue Adders, // IEEE Transactions on Circuits and Systems, vol. CAS-34, # 3, 1987.
9. Lakhani G. Some Fast Residual Arithmetic Adders, //International Journal of Electronics, vol. 77, #2, 1994. pp. 225–240.
10. Dugdale M. VLSI Implementation of Residue Adders Based on Binary adders, // IEEE Trans. on Circuits and Systems II, vol. 39, #5, 1992. pp. 325–329.
11. Taylor F. Large Moduli Multipliers for Signal Processing, //IEEE Transactions on Circuits and Systems, vol. CAS-28, #7, 1981. pp. 731–736.
12. Jullien G. A. Implementation of Multiplication, Modulo a Prime Number, with Applications to Number Theoretic Transforms, // IEEE Transactions on Computer, vol. C-29, #10, 1980. pp. 899–905.
13. Radhakrishman D., Yuan Y. Fast and Highly Compact RNS Multipliers, // International Journal of Electronics, vol. 70, #2, 1991. pp. 281–293.
14. Krishna H., Krishna B., Lin K.Y., Sun J.D. Computational Number Theory and Digital Signal Processing. Fast Algorithms and Error Control Techniques. – CRC Press, 1994.
15. Krishna H. Digital Signal Processing Algorithms, Number Theory, Convolution, Fast Fourier Transforms, and Applications. – CRC Press, 1998.
1. По тексту указать – что откуда [1] [2] и т.д.
2. и – самое интересное:
-СОК – не самоцель, в какой мере подходит она для поиска решения поставленной задачи (нахождение простых чисел, если не ошибаюсь – тем более, что модули СОК – простые числа))? Можно ли эту задачу распараллелить для СОК?
-какой подвиг надо совершить, чтобы реализовать многоядерность процессоров для решения ОДНОЙ задачи? Ибо существуют понятие Искусственный параллелизм, и одно из его проявлений – разложение большой задачи на параллельно выполняемые СОК-элементарные подзадачи
3. и – возможно, весьма неприятное – не уйдет ли все быстродействие в свисток при преобразованиях ПСС-СОК и обратно...
4. Интересный сайт я тут нашел http://oeis.org/Seis.html и пока просто не успел изучить до конца - нет ли там последовательности простых чисел?