Тип ЦАП | N | T1-T2 сек. | D сек. | ||
4.1 | а б в | К572ПА2 (12 разр.) К572ПА1 (10 разр.) К1118ПА1 (8 разр.) | 5 6 7 | 15 – 83 10 – 98 05 – 77 | 0.50 0.20 0.60 |
4.2 | а б в | К572ПА2 (12 разр.) К572ПА1 (10 разр.) К1118ПА1 (8 разр.) | 5 6 7 | 15 – 83 10 – 98 05 – 77 | 0.50 0.20 0.60 |
4.3 | а б в | К572ПА2 (12 разр.) К572ПА1 (10 разр.) К1118ПА1 (8 разр.) | 7 9 5 | 21 – 95 07 – 91 11 – 89 | 0.50 0.20 0.60 |
4.4 | а б в | К572ПА2 (12 разр.) К572ПА1 (10 разр.) К1118ПА1 (8 разр.) | 7 9 5 | 21 – 95 07 – 91 11 – 89 | 0.50 0.20 0.60 |
Точность представления К для всех вариантов составляет 0.01 |
2.5. СИСТЕМА ОТОБРАЖЕНИЯ ИНФОРМАЦИИ ТИПА "БЕГУЩАЯ СТРОКА"
Разработать на базе микропроцессорного комплекта КР580 комплекс из центрального и периферийного процессорных устройств, связанных интерфейсом INTERF. В качестве адаптеров интерфейса использовать БИС ADAPT с адресацией к ним, как к ADDR1. Выбор типа интерфейса, адаптера и способов адресации осуществляется по табл. 2.9. Остальные данные, необходимые для выполнения курсового проекта, приведены в табл. 2.10. Комплекс предназначен для реализации вывода знаковой информации (десятичных цифр) в режиме динамической индикации на одну из L панелей отображения типа "бегущая строка", построенных на M 7 сегментных индикаторах. Адресация к устройствам управления панелями отображения должна осуществляться, как к ADDR2, лежащим в поле адресов периферийного процессора. Информация хранится в ОЗУ центрального процессорного устройства, откуда передается периферийному устройству единым массивом, который сопровождается информацией о номере панели отображения. Максимальный размер массива составляет N символов. Время нахождения одного знака на любой панели отображения составляет Т секунд. Контроль правильности отображаемой информации осуществляется путем обратной передачи копии массива символов из периферийного устройства и сравнении ее (копии) с исходным массивом знаков в центральном процессорном устройстве.
Таблица 2.9 ( тема 5 )
Вариант | INTERF | ADAPT | ADDR1 | ADDR2 | ADDR3 |
5.1 | Параллельный интерфейс | КР580ВВ55 | Внешнее устройство | Ячейка памяти | Внешнее устройство |
5.2 | Последовательный интерфейс | КР580ВВ51 | Внешнее устройство | Ячейка памяти | Ячейка памяти |
5.3 | Параллельный интерфейс | КР580ВВ55 | Ячейка памяти | Внешнее устройство | Внешнее устройство |
5.4 | Последовательный интерфейс | КР580ВВ51 | Ячейка памяти | Внешнее устройство | Ячейка памяти |
Таблица 2.10 ( тема 5 )
М | N | T сек. | L | ||
5.1 | а б в | 25 30 35 | 50 60 70 | 10 12 14 | 4 7 5 |
5.2 | а б в | 25 30 35 | 50 60 70 | 10 12 14 | 4 7 5 |
5.3 | а б в | 28 36 40 | 55 65 75 | 12 16 20 | 6 3 5 |
а б в | 28 36 40 | 55 65 75 | 12 16 20 | 6 3 5 |
По результатам сравнения осуществляется либо передача сигнала, разрешающего вывод информации на панель отображения, либо повторная передача несовпадающих символов с последующим сравнением копии и оригинала. Периодичность обращения центрального процессорного устройства к периферийному – не менее 3 минут. В качестве времязадающего устройства использовать БИС таймера КР580ВИ53 с адресацией к ней, как к ADDR3, лежащей (лежащему) в поле адресов периферийного процессора.
3. ТРЕБОВАНИЯ К СОДЕРЖАНИЮ КУРСОВОГО ПРОЕКТА
· структурная схема устройства в целом;
· функциональная схема устройства в целом или его составных частей;
· структуры алгоритмов функционирования устройства в целом и его составных частей;
· форматы информационных и служебных посылок, а также их ориентировочные длительности;
· структурная схема интерфейса;
· временные диаграммы сигналов интерфейса;
· структуры программных модулей;
· структура адресного пространства;
· принципиальная схема периферийного устройства.