Смекни!
smekni.com

Методические указания к курсовому проекту по дисциплине “ (стр. 3 из 5)

Результатом проектирования подсистемы ввода/вывода должно быть:

- карта распределения адресного пространства ввода/вывода или фрагмента единого адресного пространства, отведенного под ввод/вывод;

- принципиальная схема УВВ ОУ.

- принципиальная схема пульта оператора.

2.4.2. Подсистема прерываний должна обеспечивать реакцию на системные запросы INT0 - INT3 и, кроме того, если инициатором обмена может выступать ВУ, то дополнительно должны быть организованы линии запросов на прерывания от УВВ ОУ. Если в системе предусмотрена радиальная система прерываний, то источник запроса идентифицируется программно.

При векторной подсистеме прерываний необходимо предусмотреть контроллер прерываний, который, анализируя все запросы, выбирает наиболее приоритетный и, получив подтверждение от ПМ, выставляет на линии данных вектор прерывания. В качестве контроллера прерываний можно использовать любую серийную БИС соответствующего назначения (К580ВН59, К1810ВН59А, К1801ВП135 и др.) или разработать собственный контроллер на СИС.

В радиальной подсистеме прерываний также можно использовать контроллер прерываний для фиксации запросов, генерации сигнала INT и программного анализа слова запросов или слова состояний.

2.4.3. Канал ПДП необходимо предусмотреть только в МПС, реализованных на однокристальных микропроцессорах. КПДП должен обеспечить передачу массива данных только в одном направлении - из памяти к ВУ. Для реализации канала можно воспользоваться серийным контроллером ПДП (например, К580ВТ53), что в данном случае существенно избыточно, или разработать собственный упрощенный контроллер на один канал.

Результатом проектирования подсистем ПДП и прерываний должны быть:

- схема включения контроллера прерываний в систему (если он применяется);

- схема контроллера прерываний (если используется "самодельный" контроллер);

- карта распределения векторов прерываний в памяти;

- схему подключения в систему КПДП;

- принципиальную схему "самодельного" КПДП, если он применен.

2.5. Разработка отладочного пульта

Отладочный пульт (ОП) предназначен для подключения к системе только в процессе ее отладки (поиска неисправностей) и должен обеспечивать доступ к ячейкам памяти, портам ввода/вывода как в режиме статического отладчика, так и под управлением программы МОНИТОР, причем программа МОНИТОР должна обеспечить доступ и к регистрам МП (внутреннему ОЗУ МЭВМ).

Кроме того, с помощью отладочного пульта должна быть реализована возможность пошаговой и/или потактовой работы системы.

ОП должен включать в себя средства задания состояния системной шины при отключенном процессоре и средства индикации состояния шины данных - для режима статического отладчика [10].

В этом режиме производится захват системной шины ОП, который формирует статические сигналы кода адреса, управляющие сигналы и код данных - в режиме записи. В режиме чтения состояние шины данных индицируется с помощью двоичных индикаторов.

В режиме "монитор" УМПС находится под управлением специальной программы монитор, которая обслуживает шестнадцатеричную и управляющую клавиатуру и семисегментные индикаторы.

Клавиатура позволяет осуществлять набор адресов и данных, а так же задавать инструкции монитору - просмотр и модификация ячеек памяти, регистров, старт программы пользователя с заданного адреса, организация пошагового режима работы УМПС и др.

Конкретные функции ОП и программы мо­ни­тор уточняются автором проекта.

Монитор может располагаться как в системном ПЗУ, так и в ПЗУ ОП, размещенного в свободной области адресного пространства системы.

2.6. Разработка программного обеспечения

В рамках разработки ПО в курсовом проекте требуется:

- разработать общую структуру ПО МПС, включив в него основную управляющую программу, подпрограммы обслуживания прерываний, программу монитор, взаимодействующую с отладочным пультом; определить функции, входные и выходные параметры программ;

- разработать алгоритмы программ;

- написать тексты программ на Ассемблере соответствующего микропроцессора (микро-ЭВМ).

3. Задания

Таблица 1

вар.

БИС МП

(МЭВМ)

Алгоритм управления

Память*)

f1, t1

f2, t2, t3

БИС ОЗУ

БИС ПЗУ

1.1

МС68НС11Е9

21

11

К565РУ5

К596РЕ1

1.2

PIC16xxx

2

8

К134РУ6

К541РТ2

1.3

МС68НС11F1

5

7

К565РУ6

К556РТ5

1.4

МС68НС11Е9

12

3

К565РУ5

К556РТ6

1.5

PIC18xxx

1

5

К134РУ6

К541РТ2

1.6

К1816ВЕ51

3

9

К537РУ3

К541РЕ1

1.7

МС68НС11Е9

4

22

К565РУ6

К556РТ5

1.8

К1816ВЕ51

7

25

К537РУ8

К556РТ6

1.9

МС68НС11F1

16

14

К134РУ6

К541РТ2

1.10

К1816ВЕ48

23

2

К537РУ8

К573РФ2

1.11

МС68НС11Е9

15

15

К565РУ6

К541РЕ1

1.12

МС68НС11F1

13

23

К565РУ5

К556РТ5

1.13

МС68НС11Е9

6

20

К565РУ6

К541РТ2

1.14

PIC16xxx

18

16

К537РУ8

К541РЕ1

1.15

МС68НС11F1

24

1

К134РУ6

К556РТ5

1.16

К1816ВЕ48

9

21

К537РУ8

К556РТ6

1.17

PIC18xxx

25

4

К565РУ6

К541РТ2

1.18

МС68НС11Е9

11

15

К537РУ8

К573РФ2

1.19

К1816ВЕ51

17

12

К134РУ6

К541РТ2

1.20

PIC16xxx

10

6

К537РУ8

К541РЕ1

1.21

К1816ВЕ51

19

10

К565РУ6

К556РТ5

1.22

МС68НС11Е9

14

17

К537РУ8

К556РТ6

1.23

МС68НС11F1

22

24

К134РУ6

К541РТ2

1.24

К1816ВЕ51

20

19

К537РУ8

К573РФ2

1.25

МС68НС11Е9

8

18

К537РУ8

К556РТ5


Таблица 1 (окончание)

вар.

БИС МП

(МЭВМ)

Алгоритм управления

Память

f1, t1

f2, t2, t3

БИС ОЗУ

БИС ПЗУ

2.1

МС68НС11Е9

21

11

К565РУ5

К596РЕ1

2.2

К1816ВЕ51

2

8

К134РУ6

К556РТ6

2.3

МС68НС11F1

5

7

К565РУ6

К541РТ2

2.4

К1816ВЕ48

12

3

К565РУ5

К573РФ2

2.5

МС68НС11Е9

1

5

К134РУ6

К541РЕ1

2.6

МС68НС11F1

3

9

К537РУ3

К556РТ5

2.7

МС68НС11Е9

4

22

К565РУ6

К541РТ2

2.8

PIC18xxx

7

25

К537РУ8

К556РТ5

2.9

МС68НС11F1

16

14

К134РУ6

К556РТ6

2.10

МС68НС11Е9

23

2

К537РУ8

К541РТ2

2.11

PIC18xxx

15

15

К565РУ6

К541РЕ1

2.12

К1816ВЕ51

13

23

К565РУ5

К556РТ5

2.13

МС68НС11Е9

10

17

К134РУ6

К541РТ2

2.14

PIC16xxx

19

24

К537РУ8

К541РЕ1

2.15

МС68НС11F1

14

19

К565РУ6

К556РТ5

2.16

МС68НС11Е9

22

18

К537РУ8

К556РТ6

2.17

МС68НС11Е9

20

20

К134РУ6

К541РТ2

2.18

К1816ВЕ51

8

16

К537РУ8

К573РФ2

2.19

МС68НС11F1

6

1

К537РУ8

К541РТ2

2.20

PIC18xxx

18

21

К565РУ6

К541РЕ1

2.21

МС68НС11Е9

24

4

К537РУ8

К556РТ5

2.22

МС68НС11Е9

9

15

К134РУ6

К556РТ6

2.23

К1816ВЕ51

25

12

К537РУ8

К541РТ2

2.24

PIC16xxx

11

6

К565РУ6

К573РФ2

2.25

К1816ВЕ51

17

10

К537РУ8

К556РТ5

*)Примечание. В конкретной реализации проекта на базе однокристальной микроЭВМ может не использоваться постоянная и/или оперативная память на внешних БИС