Методические указания по выполнению лабораторных работ для студентов высших учебных заведений по специальности 230101. 65 «Вычислительные машины, системы, комплексы и сети» (стр. 7 из 11)
Второй способ реализуется в сумматорах с параллельным и с групповым переносом, причём сумматоры первого вида, в которых сигналы переноса каждого разряда формируются одновременно с помощью специальной комбинационной схемы, почти не находят применения в чистом виде в многоразрядных сумматорах вследствие значительности затрат на построение данной схемы, а используются для построения сумматоров с групповым переносом.
Сумматор с групповым переносом разбивается на несколько групп примерно равной длины. Сигнал переноса, поступающий на вход младшего разряда группы, при наличии условий распространения переноса во всех разрядах данной группы передаётся на вход младшего разряда соседней, более старшей группы.
4.4 Порядок выполнения работы
1. Собрать мультиплексор с четырьмя информационными входами (рис. 4.3-4.4).
2. Составить булевы функции для описания одноразрядного полного сумматора согласно табл. 4.1.
3. Собрать 2-х разрядный комбинационный сумматор.
4. Собрать 2-х разрядный сумматор накапливающего типа.
4.5 Вопросы для самостоятельной работы
Мультиплексор:
1. Назначение, принципы построения.
2. Реализация логических функций на основе мультиплексоров.
3. УГО.
4. Работа микросхем 155КР1, КР2, КР5, КРУ.
5. Каскадирование мультиплексоров.
Сумматор:
1. Назначение, принципы построения.
2. Булевы функции, описывающие работу одноразрядного полного сумматора.
3. Полные и неполные сумматоры.
4. Параллельные и последовательные сумматоры.
5. Последовательный, параллельный и групповой переносы.
6. Быстродействие многоразрядных сумматоров.
7. Работа микросхем 155ИМ1, ИМ2, ИМЗ.
Пример схемного решения 155ИМ1 приведен на рис. 4.5.
Счётчики
Цель работы: изучение принципов построения счётчиков; приобретение навыков синтеза цифровых автоматов.
Литература: /4/, с. 75-90; /8/, с. 324-348; /6/, с. 124-186.
5.1 Общая часть
Счётчиком в цифровой технике называется схема для хранения числа, представляющая собой совокупность триггеров и схем управления ими, позволяющая изменять это число на некоторую константу, а также имеющая, как правило, цепи установки заданной величины, в частности - нуля.
Модулем счётчика (М) называется число разрешённых устойчивых состояний.
Сигналы, поступающие на вход счётчика, называются считаемыми; они могут быть, в зависимости от знака, прибавляемыми или вычитаемыми и иметь обозначение +К и -К соответственно. В тех случаях, когда константа, на которую изменяется состояние счётчика, равна единице, указанные входы имеют обозначения +1 и -1.
Установка счётчика в исходное состояние может производиться либо подачей общего для всех триггеров сигнала (как правило сброс), либо путём установки каждого триггера в отдельности индивидуальным сигналом.
При создании счётчика с модулем М требуется не менее K=log2M триггеров. Следовательно, двоично-десятичный счётчик должен содержать не менее, чем четыре триггера. Схема двоично-десятичного счётчика в коде 8421 (где 8, 4, 2, 1 - веса двоичных разрядов) приведена на рис. 5.1.
В этой системе кодирования каждая десятичная цифра записывается четырьмя двоичными (табл. 5.1).
Работа этого десятичного счётчика поясняется диаграммой (рис. 5.2).
Данный счётчик является синхронным. Можно представить и асинхронную организацию структуры счётчика, когда на синхронизирующие входы триггеров поступают не считываемые сигналы, а сигналы с входов логических элементов или соседних триггеров. Преимуществом асинхронной организации счётчиков является простота получаемой структуры. Но при проектировании асинхронных двоично-десятичных счётчиков возникают трудности, обусловленные различием во внутренней организации триггеров. Эти различия появляются только при асинхронной работе. Покажем это на примере асинхронного двоично-десятичного счётчика в коде 8421.
На рис. 5.3 приведена схема асинхронного счётчика на синхронных двухступенчатых JK-триггерах. На рис. 5.4 приведён также асинхронный двоично-десятичный счётчик в коде 8421, но с использованием JK-триггеров с динамическим управлением записью. При сравнении схем (см. рис. 5.3 и 5.4) ясно видны отличия в структурах асинхронного счётчика, построенных на основе различных типов JK-триггеров.
Рис. 5.1 Синхронный двоично-десятичный счётчик в коде 8421
Рис. 5.2 Временная диаграмма работы счётчика
| Таблица 5.1 | |||||
| Номер п/п | Состояние счётчика | Состояние битов | |||
| 4 | 3 | 2 | 1 | ||
| 1 | 0 | 0 | 0 | 0 | 0 |
| 2 | 1 | 0 | 0 | 0 | 1 |
| 3 | 2 | 0 | 0 | 1 | 0 |
| 4 | 3 | 0 | 0 | 1 | 1 |
| 5 | 4 | 0 | 1 | 0 | 0 |
| 6 | 5 | 0 | 1 | 0 | 1 |
| 7 | 6 | 0 | 1 | 1 | 0 |
| 8 | 7 | 0 | 1 | 1 | 1 |
| 9 | 8 | 1 | 0 | 0 | 0 |
| 10 | 9 | 1 | 0 | 0 | 1 |
Структура синхронного счётчика (см. рис. 5.1) останется неизменной, если двухступенчатые JK-триггеры заменить триггерами с динамическим управлением записью. Если для логического проектирования синхронных счётчиков существуют отработанные методы, то для проектирования асинхронно работающих счётчиков таких систематизированных методов нет. Всё осложняется тем, что различия во внутреннем строении триггеров появляются именно при асинхронной работе. Поэтому проектирующий схемы должен иметь совершенно чёткое представление о внутреннем строении используемого им типа триггеров и не ограничиваться таблицей переходов, которая описывает только синхронную работу триггера. Последовательным соединением n счётчиков с модулем М можно получить счётчик с модулем MS.=Mn.
5.2 Синтез синхронных счётчиков
На рис. 5.5 приведена обобщённая схема логической структуры синхронного счётчика. Из этой схемы можно уяснить принцип работы любого синхронного счётчика. Сигналы с выходов триггеров поступают на входы комбинационной схемы, которая преобразует поступившую информацию. Сигналы с выходов комбинационной схемы подают на входы триггеров. Преобразованная информация не воспринимается триггерами до тех пор, пока на синхронизирующие входы не поступит подсчитываемый сигнал V. Информация, находящаяся на входах каждого триггера, так преобразуется комбинационной схемой, чтобы с приходом очередного подсчитываемого сигнала осуществить требуемый переход счётчика из предыдущего состояния в следующее.
Таким образом, функции возбуждения входов триггера можно записать в виде:
J1i(t)=f1i [Q1(t), Q2(t), ..., Qn(t)];K2i(t)=f2i [Q1(t), Q2(t), ..., Qn(t)].
Значения всех переменных в этом выражении определены для одного и того же момента времени t. Поэтому функции возбуждения триггеров являются переключательными функциями, которым соответствуют комбинационные схемы, формирующие входные сигналы для триггеров. Следовательно, если задан тип триггера, то задача логического проектирования схемы счётчика заключается в составлении функции возбуждения каждого триггера и минимизации найденных функций в заданном базисе.
5.3 Пример синтеза синхронного счётчика
Спроектировать двухразрядный двоично-десятичный счётчик с системой кодирования 2421 (2, 4, 2, 1 - веса двоичных разрядов) на JK-триггерах. В этой системе кодирования вместо каждой десятичной цифры записываются четыре двоичные.
Кодированная таблица переходов одного разряда двоично-десятичного счётчика в коде 2421 представлена колонками 1-8 (табл. 5.2). Для составления функций возбуждения каждого триггера десятичного разряда счётчика на JK-триггерах воспользуемся матрицей переходов JK-триггера (рис. 5.6, 5.7).
| Таблица 5.2. Переходы и функции возбуждения счётчика | |||||||||||||||||
| Деся тичные цифры | Номер набора | Значения прямых выходов триггеров | Время | ||||||||||||||
| Время t | Время t+1 | Функции возбуждения триггеров | |||||||||||||||
| T4 | T3 | T2 | T1 | ||||||||||||||
| Q4 | Q3 | Q2 | Q1 | Q4 | Q3 | Q2 | Q1 | J4 | K4 | J3 | K3 | J2 | K2 | J1 | K1 | ||
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | ai | 0 | ai | 0 | ai | 1 | ai |
| 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | ai | 0 | ai | 1 | ai | ai | 1 |
| 2 | 2 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | ai | 0 | ai | ai | 0 | 1 | ai |
| 3 | 3 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | ai | 1 | ai | ai | 1 | ai | 1 |
| 4 | 4 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | ai | ai | 1 | 1 | ai | 1 | ai |
| 5 | 11 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | ai | 0 | 1 | ai | ai | 1 | ai | 1 |
| 6 | 12 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | ai | 0 | ai | 0 | 0 | ai | 1 | ai |
| 7 | 13 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | ai | 0 | ai | 0 | 1 | ai | ai | 1 |
| 8 | 14 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | ai | 0 | ai | 0 | ai | 0 | 1 | ai |
| 9 | 15 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | ai | 1 | ai | 1 | ai | 1 | ai | 1 |
| Время | t | t+1 | |
| J | K | Q(t) | Q(t+1) |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0 |
| Рис. 5.6. Матрица переходов триггера (составляется по таблице переходов этого триггера) | |||
| Q(t)→Q(t+1) | J | K |
| 0→0 | 0 | ai |
| 0→1 | 1 | ai |
| 1→0 | ai | 1 |
| 1→1 | ai | 0 |
| Рис. 5.7. Матрица переходов JK-триггера | ||
Рассмотрим первую строку табл. 5.2. Счётчик из состояния Q4=0, Q3=0, Q2=0, Q,=0 должен после поступления подсчитываемого импульса перейти в состояние Q4=0, Q3=0, Q2=0, Q,=1, т.е. для триггеров Т4, ТЗ, Т2 необходимо реализовать переход типа "0-0", а для триггера Т1 - переход типа "0-1". В соответствии с матрицей переходов JK-триггеров в столбцах 9, 11, 13 (табл. 5.2) необходимо записать 0, в столбцах 10, 12, 14, 16 - а, а в столбце 15 - 1. Аналогично записываются остальные строки табл. 5.2.