Методические рекомендации к лабораторным работам для студентов специальности 200106 «Информационно-измерительная техника и технологии» (стр. 4 из 5)
На выходе логического И формируются пачки импульсов, которые поступают на счётчик. Устройство управления обеспечивает управление периодом измерения и сбросом показаний счётчика.
При измерении частоты методом электронно-счётного частотомера имеются две составляющие погрешности: меры и сравнения.
Погрешность меры определяется нестабильностью частоты образцового генератора, а также погрешностью установки частоты по образцовой мере при изготовлении прибора. Эта составляющая погрешности может быть ощутимой при измерении частот, период которых меньше величины изменения периода образцового сигнала.
Погрешность сравнения определяется, главным образом, погрешностью дискретности, обусловленной тем, что фронт и срез импульса ∆t несинхронизированы.
Максимальное значение относительной погрешности дискретности измерения частоты
.Данный способ служит для измерения сигналов высокой частоты. Если частота измеряемого сигнала значительно ниже частоты образцового сигнала, то считают количество периодов образцового сигнала в течение периода измеряемого сигнала. При этом процесс измерения сигнала низкой частоты аналогичен процессу измерения сигналов высокой частоты.
Схема электрическая принципиальная стенда для изучения метода измерения частоты приведена в Приложении И.
На элементах DD5.1, DD5.2, R5 и ZQ2 собран генератор низкой частоты, который применяется при измерении высокой частоты. На элементах DD4.1, DD4.2, R1–R4 и ZQ1 собран генератор высокой частоты, который применяется при измерении низкой частоты. Перемычка JP1 позволяет выбрать один из генераторов.
Сигнал с одного из генераторов подаётся на цепочку двоично-десятичных счётчиков DD1–DD3, выходы которых подаются на мультиплексор DD6. Это позволяет программным путём выбрать необходимую частоту на выходе Y мультиплексора.
Измеряемый сигнал подаётся на внутрисхемный эмулятор через элемент DD4.3, который выполняет функцию буфера.
Все остальные функции выполняет внутрисхемный эмулятор лабораторного стенда [2].
ПРИЛОЖЕНИЕ Г
Метод измерения сдвига фаз
с времяимпульсным преобразованием
Измерение фазового сдвига через интервал времени характерно для цифровых фазометров (ЦФ) с преобразованием фазовый сдвиг– интервал времени–код. Фазометры такого вида известны также под названием фазометров с времяимпульсным преобразованием (ВИП).
Одна из возможных структурных схем ВИП-фазометров приведена на рисунке Г.1. Два сигнала f1 и f2 подаются на формирующие устройства ФУ1 и ФУ2 соответственно. Эти устройства преобразуют сигналы произвольной формы в прямоугольные по алгоритму: если на входе сигнал больше 0 вольт, то на выходе сигнал, соответствующий логической 1, в противном случае, на выходе логический 0.
ФУ1, ФУ2 – формирующие устройства; & – логическое И;
= = – цифровой компаратор; G – генератор; CT – счётчик;
DC – дешифратор; ЦИ – цифровой индикатор
Рисунок Г.1
Сигналы с формирующих устройств подаются на цифровой компаратор, на выходе которого будут присутствовать импульсы положительной полярности. Длительность этих импульсов пропорциональна сдвигу фаз сигналов f1 и f2.
Длительность импульса измеряется путём подсчёта количества импульсов, формируемых образцовым генератором в течение измеряемого импульса.
Элемент логическое И, принимая сигналы с цифрового компаратора и генератора образцовой частоты, формирует пачку импульсов. Число импульсов в пачке N подсчитывается счётчиком, дешифруется и отображается на цифровом индикаторе. Таким образом, индикатор в конце измерения отображает число N, по которому можно определить измеряемый сдвиг фаз.
Сдвиг фаз в градусах находится по формуле
где
– длительность периода импульсов образцового генератора, с; 
– длительность периода входного сигнала (f1 и f2), с.Электрическая принципиальная схема стенда для изучения метода измерения сдвига фаз приведена в Приложении К.
ФУ1 и ФУ2 собраны на операционном усилителе DA1.1 и DA1.2 соответственно, устройство сравнения – на элементе DD1.1.
Все остальные функции выполняет внутрисхемный эмулятор лабораторного стенда [2].
Синусоидальный сигнал, подаваемый на стенд, неизменно поступает на вход элемента DA1.2. На вход элемента DA1.1 сигнал поступает через схему сдвига фаз, собранную на элементах C1, R1–R3 и JP1. Переключение перемычки JP1 позволяет изменять значение сдвига фазы.
ПРИЛОЖЕНИЕ Д
Логический анализатор
Принцип работы логических анализаторов заключается в том, что изменения логических состояний в исследуемых точках, переходы из одного логического состояния в другое при наличии внешних воздействий записываются во внутреннюю память анализатора, а затем воспроизводятся на экране индикатора в виде, удобном для восприятия оператором. Наличие в анализаторе внутренней памяти позволяет контролировать как периодические, так и однократные логические процессы.
В зависимости от наличия внутреннего генератора и вида индикации, логические анализаторы подразделяются на анализаторы логических состояний (АЛС) и анализаторы временных диаграмм (АВД).
Структурные схемы использования АЛС и АВД приведены на рисунке Д.1. Основное отличие АЛС от АВД состоит в использовании внешнего сигнала для определения моментов времени запоминания очередного состояния исследуемых сигналов. У АВД для этой цели используется внутренний сигнал стробирования.
Таким образом, АЛС запоминает информацию в момент изменения одного из управляющих сигналов схемы, что позволяет запоминать информацию только в те моменты времени, когда произошло её изменение. АВД производит регистрацию информации через стабильные интервалы времени, что иногда приводит к запоминанию избыточной информации, но даёт возможность воспроизвести процесс в реальном времени.
Структурная схема, приведенная на рисунке Д.2, верна как для АЛС, так и для АВД. Тактовые импульсы могут быть и внешними, и внутренними. В зависимости от типа анализатора некоторые узлы структурной схемы могут отсутствовать.
Узлы схемы имеют следующее назначение:
– компараторы обеспечивают преобразование уровней сигналов, формируемых тестируемым устройством, к уровням соответствующим логическим 0 и 1 анализатора;
111
а – анализатор логических состояний;
б – анализатор временных диаграмм
G – генератор; RAM – память; ВВ – возмущающее воздействие;
ТУ – тестируемое устройство; ЦИ – цифровой индикатор
Рисунок Д.1– Структурные схемы логических анализаторов
1
– память предназначена для хранения информации. Запись в память осуществляется при помощи внешнего (АЛС) или внутреннего (АВД) тактового импульса;
– устройство управления разрешает запись в память приходящей информации после появления на входной шине управляющего слова, управляет регулятором порога переключения компараторов;
– счётчик цифровой задержки задерживает разрешение записи в память на заданное число тактовых импульсов;
– счётчик задержки запуска блокирует разрешение записи в память на заданное число запускающих слов;
– цифровой индикатор преобразует информацию, записанную в память, к виду, удобному для восприятия.
1111
11111
1
= = – компаратор; & –логическое И; RAM – память;
РПП – регулятор порога переключения;
СТ ЗЗ – счётчик задержки запуска;
СТ ЦЗ – счётчик цифровой задержки;
УУ – устройство управления;
ЦИ – цифровой индикатор
Рисунок Д.2 – Обобщенная структурная
схема логического анализатора
Схема электрическая принципиальная стенда для изучения методов построения логических анализаторов приведена в Приложении Л.
Эмиттерные повторители на элементах VT1–VT8, R1–R16 выполняют роль буферов. Перемычки JP1–JP8 и резисторы R17–R24 позволяют задавать различные логические состояния на входах. Регистр DD1 необходим для фиксации логических уровней в заданные моменты времени. Все остальные функции выполняет внутрисхемный эмулятор лабораторного стенда [2].1
ПРИЛОЖЕНИЕ Е
Лабораторный стенд для изучения метода измерения напряжения и тока.
Схема электрическая принципиальная
ПРИЛОЖЕНИЕ Ж
Лабораторный стенд для изучения метода измерения емкости и сопротивления.
Схема электрическая принципиальная
ПРИЛОЖЕНИЕ И
Лабораторный стенд для изучения метода измерения частоты.
Схема электрическая принципиальная