Смекни!
smekni.com

Шина INTEL ISA (стр. 7 из 7)

IOCS16*

8.2.1. ЦИКЛ РЕГЕНЕРАЦИИ...НОРМАЛЬНЫЙ ТИП

Цикл регенерации нормального типа начинается контроллером регенерации

разрешением MRDC* и требует в ответ разрешения выбранным ресурсом линии IOCHRDY

за определенное время; в противном случае цикл становится циклом типа

готовности.

Период времени, на который разрешается MRDC*, определяет длительность цикла

нормального типа.

8.2.2. ЦИКЛ РЕГЕНЕРАЦИИ...ТИП ГОТОВНОСТИ

Цикл доступа типа готовности выполняется контроллером регенерации. Контроллер

регенерации выполняет цикл доступа типа готовности, если сигнал IOCHRDY не

разрешается за требуемое время после разрешения линии MRDC*. Контроллер

регенерации продолжает разрешать командную линию до тех пор, пока не будет

разрешена линия сигнала IOCHRDY всеми ресурсами памяти; по разрешении IOCHRDY

контроллер регенерации запрещает линию команды для завершения цикла.

Величина, на которую увеличивается длительность цикла, кратна периоду

синхронизации шины, даже если ни одна из функцийне синхронизирована с ней.

8.3. ЦИКЛ ПЕРЕДАЧИ ПДП...ВВЕДЕНИЕ

Цикл передачи ПДП исполняется в отличие от цикла доступа другими владельцами

шины. Цикл передачи ПДП проходит в ответ на разрешение линии DREQ*. Размер

данных должен соответствовать каналам ПДП; каналы 0-3 определяют передачи по 8

бит, а каналы 5-7 определяют передачи по 16 бит. MCS16* и IOCS16* игнорируются

контроллером ПДП, но MCS16* используется устройством обмена байтов. SRDY* также

игнорируется, так как цикл доступа типа состояние ожидания 0 не поддерживает

циклы передачи ПДП.

Циклы передач ПДП производятся только между памятью и ресурсом ввода/вывода.

Адресные линии управляются контроллером ПДП и содержат адрес ресурса памяти,

имеющийся адрес не относится к ресурсу ввода/вывода. Текущая передача является

по характеру обменом; источник данных помещает данные на шину, в это же время

потребитель данных принимает данные. Линии команд чтения и записи разрешаются,

как пара, содержащая соответствующее управление данными для источника и

потребителя. Линия команды чтения разрешается ранее команды записи для

исключения встречного включения буферов данных двух ресурсов.

Ресурс запрашивает передачу ПДП разрешением линии DRQ* в соответствующем канале.

Если главный процессор - владелец шины, тогда контроллер ПДП будет осуществлять

захват шины. Контроллер ПДП уведомляет ресурс ввода/вывода, что он участвует в

передаче ПДП разрешением соответствующей линии DACK*. В этом случае адресные

линии предназначены для ресурса памяти; ресурс ввода/вывода должен обеспечить

данными или принимать данные вполне основываясь на IOWC*, IORC* и DACK*.