- 8-розрядна шина даних (ШД), позначувана D0-D7;
- сигнал керування читанням із зовнішньої пам'яті програм - #PSEN;
- сигнал керування читанням із зовнішньої пам'яті даних - #RD;
- сигнал керування записом у зовнішню пам'ять даних - #WR.
Мікроконтролер AT89S8252 при роботі із зовнішньою пам'яттю використає свій порт Р0 у режимі тимчасового мультиплексування - спочатку видається молодшої частини адреси А0-А7, а потім передаються дані D0-D7. Тому для демультиплексирования інформації й формування роздільних системних шин адреси й даних застосований буферний каскад на регістрах КР1533ИР22 (мікросхеми DD3 й DD5) і шинному формувачі КР1533АП6 (мікросхема DD2). Сигнал ALE, що супроводжує видачу адреси зовнішньої пам'яті з мікроконтролера, використається для стробирования запису молодшої частини адреси в регістр DD5 (лінії A0-A7). Регістр DD3 використається як буфер, тому його тактирующий вхід З увесь час активний - "1".
Логічні елементи И мікросхеми DD13 буферируют сигнали #RD й #WR перед їхнім використанням у системі. Далі ці сигнали використаються для формування сигналів керування мікросхемами буфера шини даних і зовнішньої пам'яті УУМС-2 (Сигнали іменовані як RD й WR, але логіка залишається інверсної).
9. Вкажіть призначення виводів МК AT89S8252 та покажіть їх на схемі.
| Контакт | Назва ланцюга | Призначення |
| 1 | DIn1+ | Анодний ланцюг опторазвязки дискретного сигналу 1 |
| 2 | DIn1– | Катодний ланцюг опторазвязки дискретного сигналу 1 |
| 3 | DIn2+ | Анодний ланцюг опторазвязки дискретного сигналу 2 |
| 4 | DIn2– | Катодний ланцюг опторазвязки дискретного сигналу 2 |
| 5 | DIn3+ | Анодний ланцюг опторазвязки дискретного сигналу 3 |
| 6 | DIn3– | Катодний ланцюг опторазвязки дискретного сигналу 3 |
| 7 | DIn4+ | Анодний ланцюг опторазвязки дискретного сигналу 4 |
| 8 | DIn4– | Катодний ланцюг опторазвязки дискретного сигналу 4 |
| 9 | VСС | Вихід живлення +5У |
| 10, 11 | GND | Загальний |
| 12 | DOut1 | Дискретний вихід 1 у стандарті "струмова петля" |
| 13 | DOut2 | Дискретний вихід 2 у стандарті "струмова петля" |
| 14 | DOut3 | Дискретний вихід 3 у стандарті "струмова петля" |
| 15 | DOut4 | Дискретний вихід 4 у стандарті "струмова петля" |
10. Назвіть типи послідовних інтерфейсів, які обслуговують основний МК лабораторного стенді. Та на яких сигналами смороду подані на принциповій схемі УУМС-2. Покажіть з'єднувачі цих інтерфейсів на лабораторному стенді.
Запис нової системної програми MONITOR в основний мікроконтролер з ПЭВМ може бути зроблена через послідовний інтерфейс SPI, що представлений сигналами #SS, MOSI, MISO й SCK. Ці сигнали надходять на мікроконтролер тільки через схемне рознімання J2, розташований безпосередньо на друкованій платі й не має відповідного рознімання на корпусі УУМС-2. Таким чином, користувач не має безпосередньої можливості змінювати програму MONITOR. Дана програма може бути записана за допомогою спеціального завантажника AEC_ISP.exe.
Двунаправленный канал послідовної передачі даних у стандарті RS-232 для завантаження програми користувача й реалізації двостороннього обміну даними з ПЭВМ у процесі виконання програми користувача;
11. Вкажіть типи буферних схем, використаних в УУМС-2. Їх призначення та особливості роботи.
12. Дайте визначення адресного простору мікропроцесорної системи та розпишіть його розподіл в УУМС-2.
Адресний простір УУМС складається з областей, состав яких показаний у табл.2. Варто звернути увагу, що внутрішні адресні області основного й периферійного мікроконтролерів мають типову схему адресації відповідно до архітектури кожного з них. Так, внутрішня пам'ять програм основного мікроконтролера AT89S8252 займає діапазон адрес 0000 - 1FFFh (8Кбайт). У цій області розташована системна керуюча програма MONITOR. Внутрішня пам'ять програм периферійного мікроконтролера ATmega16 є самостійним адресним простором і займає діапазон адрес 0000 - 3FFFh (16 Кбайт). Докладніше про структуру внутрішніх адресних областей мікроконтролерів можна прочитати в.
Всі пристрої системи, зовнішні стосовно основного мікроконтролера, взаємодіють із ним через шину даних. При цьому сигнали вибірки кристала для кожного пристрою генеруються відповідно до апаратної адреси цього пристрою, представленим у табл.4.
Таблиця 4 - Структура адресного простору УУМС-2
| Діапазон адрес | Пристрій | Фізична реалізація або буфер | Сигнали вибору кристала |
| 2000h – 3FFFh | Пам'ять програм користувача ( 8 Кбайт ) – тільки читання. | ОЗУ КР537РУ17 (DD9) | CS1 |
| 4000h – 7FFFh | Пам'ять даних користувача ( 16 Кбайт ) | ОЗУ КР537РУ17 (DD11, DD12) | CS2, CS3 |
| FFF0h | 10-позиційний жидкокристаллический дисплей | Регістр DD17 | CS_LCD |
| FFF1h | Лінійка светодиодов | Регістр DD16 | CS_LED |
| FFF2h | Лінійка перемикачів (ручне уведення дискретних сигналів) | Регістр DD18 | CS_BTN |
| FFF3h | Дискретні входи, дискретні виходи | Два 4-бітових регістри в DD19 | CS_DIDO |
| FFF4h | Периферійний мікроконтролер ATmega16(убудовані АЦП, ШИМ, таймери й ін.) | Регістр прийому й регістр передачі із загальною адресою; DD26 й DD25 | CS_AVR |
| FFF5h, FFF6h | Цифро-аналоговий перетворювач (ЦАП) | Регістри DD30, DD31 | CS_DAC_LOW CS_DAC_HI |
| FFF7h – FFFAh | Блок семисегментных індикаторів (4 ССИ) | Регістри DD34, DD36–DD38 | CS_SSI 0, CS_SSI1, CS_SSI2, CS_SSI3 |
| FFFBh | Вільна адреса | – | – |
| FFFCh – FFFFh | Паралельний програмувальний інтерфейс – ППИ (три 8-розрядних порти вводу-виводу з рівнями ТТЛ і регістр керування) | КР580ВВ55 (DD24) | CS_PPIA, CS_PPIB, CS_PPIC, CS_PPIU; об'єднані в загальний сигнал CS_PPI елементом DD29-1 |
13. Вкажіть функції адресного селектора та особливості його розподілу в лабораторному стенді.
Адресний селектор (дешифратор адреси) у складі УУМС призначений для формування сигналів дозволу роботи пам'яті й всіх периферійних блоків системи. Ці сигнали формуються на основі інформації, видаваної мікроконтролером на шину адреси. Адресний селектор складається із двох частин:
- адресний селектор зовнішньої пам'яті;
- адресний селектор периферійних пристроїв системи.
Адресний селектор пам'яті реалізований на одному з дешифраторів у складі мікросхеми КР1533ИД14 (DD10-1). На підставі адресних сигналів А13-А15 він формує сигнали вибору кристала CS1 для пам'яті програм або сигнали CS2, CS3 для мікросхем пам'яті даних.
Адресний селектор периферійних пристроїв є двухкаскадным. Перший каскад реалізований на іншому дешифраторі з мікросхеми КР1533ИД14 (DD10-2). На підставі адресних сигналів А14, А15, що надходять на дешифратор, і сигналів А12 й А13 (об'єднаних по И-НІ на елементі DD8-1), що дозволяють його роботу, він формує сигнал керування для другого каскаду адресного селектора. Активний рівень "0" цього сигналу буде отриманий тільки при комбінації А12 = А13 = А14 = А15 = 1. Додатковий сигнал керування для другого каскаду формується 8-входовым елементом И-НІ мікросхеми DD7 на основі адресних сигналів А4-А11, причому активний рівень "0" також виходить тільки при рівності "1" всіх сигналів А4-А11 одночасно (адреса FFF_h).
Другий каскад адресного селектора периферійних пристроїв побудований на дешифраторі КР1533ИД3 (DD6) з організацією 4?16. На підставі сигналів керування (коли обоє рівні "0") і адресних сигналів А0-А3 цей дешифратор формує сигнали дозволу роботи (вибору кристала) периферійних пристроїв.
14. Які типи символів можуть виводитись на індикацію, використаного в лабораторному стенді знакосинтезуючого індикатора. Як здійснюється управління цим процесом.
15. Вкажіть призначення та особливості реалізації блоку уводу-виводу дискоетних сигналів з гальванічною розв'язкою.
Дискретні сигнали з гальванічною розв'язкою можуть передаватися на вилучене встаткування або на пристрої, рівні сигналів у які відрізняються від рівнів ТТЛ.
У системі УУМС-2 реалізовані схеми прийому чотирьох вхідних дискретних сигналів з гальванічною розв'язкою на оптоэлектронных ключах ДО293ЛП1А (DA1-DA4). Кожна лінія прийому дискретного сигналу з боку схемного рознімання J7 DINPUTS є двухпроводной (анодна (DIn_+) і катодна (DIn_-) ланцюга светоизлучателя в оптоэлектронном ключі). Струм спрацьовування оптоэлектронного ключа становить 15 м, а граничний струм - 40 ма. Таким чином, можна формувати вхідний сигнал, комутируючи на вхід оптоэлектронного ключа лінію живлення +5У через резистор опором близько 300 Ом.
Важливо помітити, що застосовані оптоэлектронные ключі є інверторами сигналу, тобто при наявності струму 15-20ма через вхідний светодиод на виході ключа присутній сигнал балка. "0", а при відсутності струму - сигнал балка. "1".
На стороні схеми оптоэлектронными ключами формуються сигнали ТТЛ DINPUT0–DINPUT3. Ці сигнали надходять на шину даних через один з 4-бітових регістрів мікросхеми КР1533ИР34 (DD19-2).
Інформація може бути прочитана з регістра DD19-2 по сигналі (CS_DIDO + RD), що подається на вхід дозволу видачі #OE регістра DD19-2 і відкриває його вихідні буферы. На вхід Із синхронізації запису в регістр поданий рівень "1", що забезпечує постійну фіксацію в регістрі поточних сигналів з оптоэлектронных ключів DA1-DA4.
Схеми видачі чотирьох вихідних дискретних сигналів DOut1-DOut4 забезпечують стандарт "струмова петля", тобто логічному рівню "0" відповідає струм 0 ма, а логічному рівню "1" - струм 20 ма. Такі значення струмів забезпечуються резисторами R40-R43, включеними в колекторні ланцюги транзисторів VT1-VT4. на приймаючій стороні інтерфейсу "струмова петля" повинен бути включений оптоэлектронный ключ (светодиод), причому його анод підключається до ланцюга VCC джерела сигналу, а катодний ланцюг - до резистора колекторного ланцюга джерела сигналу. Таким чином, светодиод оптоэлектронного ключа схеми-приймача є частиною колекторного ланцюга вихідного транзистора схеми-джерела.