6.1 Тип элементов памяти.
В данном курсовом проекте для синхронного УА со схемной логикой блок памяти строится на комбинированных синхронных двухтактных D – триггерах(см. таблицу 3 и рис. 7.).
Триггер - это простейшее устройство с двумя устойчивыми состояниями, предназначенное для ввода, хранения и вывода одного бита информации в двоичных кодах.
Входы триггера и подаваемые на них сигналы делятся на информационные и вспомогательные. Информационные сигналы управляют состоянием триггера, которое определяется значением (0 или 1) сигнала на его основном Q- выходе. С другого Q - выхода снимается инверсный сигнал. При Q = 0 говорят, что триггер находится в нулевом состоянии или состоянии логического 0; при Q = 1 - в единичном состоянии или состоянии логической 1 Вспомогательные сигналы служат для предварительной установки триггера в начальное состояние.
Особенностью комбинированных триггерных схем является то, что наряду с наличием у них синхронно управляемых информационных входов, присутствуют также и входы асинхронной установки S и R триггеров в единичное “1” и нулевое “0” состояния. Входы асинхронной установки триггеров обозначены на УГО отдельными от синхронных входов зонами. Входы асинхронной установки необходимы для приведения триггеров в некоторые исходные (начальные) состояния, которые в совокупности соответствуют начальному состоянию синтезируемого синхронного управляющего автомата. Сигнал, подаваемый на входы асинхронной установки триггеров для приведения их в начальные состояния, принято называть сигналом сброса (Reset) или начальной установки (Н.У.). Сигнал начальной установки должен воздействовать только на один из асинхронных входов (S или R) каждого триггера. Не задействованные для начальной установки входы триггеров должны быть подключены к дополнительному сигналу, который является постоянным и пассивным для данного типа триггера.
Таблица 3
R1 | S1 | C | R | S | Q | Q+ |
0 | 0 | 0 | * | * | 0/1 | 0/1 |
0 | 0 | | 0 | 0 | 0/1 | 0/1 |
0 | 0 | | 0 | 1 | 0 | 1 |
0 | 0 | | 0 | 1 | 1 | 1 |
0 | 0 | | 1 | 0 | 0 | 0 |
0 | 0 | | 1 | 0 | 1 | 0 |
0 | 0 | | 1 | 1 | 0/1 |
0 | 1 | * | * | * | 0/1 | 1 |
1 | 0 | * | * | * | 0/1 | 0 |
1 | 1 | * | * | * | 0/1 | * |
d4 | d3 | d2 | d1 | |
а1 | 0 | 0 | 0 | 1 |
а2 | 0 | 0 | 1 | 0 |
a4 | 0 | 1 | 0 | 0 |
a6 | 1 | 0 | 0 | 0 |
a3 | 0 | 0 | 1 | 1 |
a7 | 0 | 1 | 0 | 1 |
a5 | 0 | 1 | 1 | 0 |
a8 | 1 | 1 | 0 | 0 |
a9 | 1 | 0 | 1 | 0 |
a10 | 1 | 1 | 1 | 0 |
a11 | 0 | 1 | 1 | 1 |
6.3 Составление расширенной структурной таблицы переходов и выходов
Исходными данными для составления расширенных структурных таблиц переходов и выходов являются таблицы 2 и данные, полученные в результате структурного кодирования состояний автомата (таблица 4).
Расширенные структурные таблицы переходов и выходов отличаются от таблицы 2 введением дополнительных граф, содержащих информацию о структурном коде состояния автомата в текущий момент времени К(аm), о структурном коде автомата в последующий момент времени К(аs), а также структурный код функции возбуждения блока памяти F(аm,аs), который должен формироваться логическим преобразователем для подготовки перехода автомата из состояния аm в состояние аs.