Смекни!
smekni.com

Синтез синхронного управляющего автомата (стр. 5 из 7)

При использовании модифицированных комбинированных синхронных двухтактных D - триггеров функция возбуждения блока памяти находится на основании следующего уравнения:

F(аm , as) = К (as) (5)

Из уравнения (5) следует следующая система уравнений:

f1=d2()

f2=d2()

...

fr = dr ().

Для начала по таблице 1 определим микрооперации, выполняемые од­но­временно при реализации УА каждой из микрокоманд Уi. Полагается, что если микрооперация равна 1, то она выполняется в данной микрокоманде, а если равна 0, то не выполняется. Таким образом, содержимое таблицы 1 можно пред­ставить следующим образом:

Y1 = {y4,y5,y7};

У2 = {y2,y6};

У3 = {y2,y5,y6};

У4 = {y1,y5};

У5 = {y2,y3,y4,y6};

У6 = {y1,y3,y7};

У7 = {y1,y2,y3,y4,y7};

У8 = {y2,y4,y5,y6,y7};

Для автомата типа Мура структурная расширенная таблица переходов и вы­хо­дов представлена таблицей 5. В данной таблице в графе У(аm) произ­во­дится детализация микроопераций, составляющих микрокоманды У(аm), в со­ответствии с данными, представленными в таблице 1. В каче­стве структурных кодов используются коды, представленные в таблице 4.

Таблица 5.

am, Y(am)

К(am)

aS

К(as)

X(am, as)

F(am, as )

d4

d3

d2

d1

d4

d3

d2

d1

f4

f3

f2

f1

а1, y2,y6

0

0

0

1

а2

0

0

1

0

x1x2

0

0

1

0

а1, y2,y5,y6

0

0

0

1

a4

0

1

0

0

х1

2

0

1

0

0

а1, y2,y4,y5,y6,y7

0

0

0

1

a6

1

0

0

0

1

1

0

0

0

а2, y1,y5

0

0

1

0

а3

0

0

1

1

x4

0

0

1

1

а2, y2,y3,y4,y6

0

0

1

0

a5

0

1

1

0

x3

4

0

1

1

0

а2, y2,y4,y5,y6,y7

0

0

1

0

а1

0

0

0

1

4
3x5x6

0

0

0

1

а2, y1,y2,y3,y4,y7

0

0

1

0

a1

0

0

0

1

4
3x5
6

0

0

0

1

a2, y1,y3,y7

0

0

1

0

a11

0

1

1

1

4
3
5

0

1

1

1

a3, y2,y4,y5,y6,y7

0

0

1

1

a1

0

0

0

1

1

0

0

0

1

a4, y2,y3,y4,y6

0

1

0

0

a5

0

1

1

0

x3

0

1

1

0

a4, y2,y4,y5,y6,y7

0

1

0

0

а1

0

0

0

1

3x5x6

0

0

0

1

a4, y1,y2,y3,y4,y7

0

1

0

0

a1

0

0

0

1

3x5
6

0

0

0

1

a4, y1,y3,y7

0

1

0

0

a11

0

1

1

1

3
5

0

1

1

1

a5, y2,y4,y5,y6,y7

0

1

1

0

a1

0

0

0

1

1

0

0

0

1

a6, y2,y6

1

0

0

0

a7

0

1

0

1

x3

0

1

0

1

a6, y2,y5,y6

1

0

0

0

a8

1

1

0

0

3

1

1

0

0

a7, y1,y5

0

1

0

1

a9

1

0

1

0

1

1

0

1

0

a8, y1,y5

1

1

0

0

a9

1

0

1

0

x2

1

0

1

0

a8, y2,y3,y4,y6

1

1

0

0

a10

1

1

1

0

2

1

1

1

0

a9, y1,y3,y7

1

0

1

0

a11

0

1

1

1

1

0

1

1

1

a10, y1,y3,y7

1

1

1

0

a11

0

1

1

1

1

0

1

1

1

a11, y1,y2,y3,y4,y7

0

1

1

1

a1

0

0

0

1

1

0

0

0

1

6.5. Составление логических уравнений для выходных сигналов и функций возбуждения блока памяти