Високотемпературні надпровідні схеми інтегральних мікросхем (стр. 5 из 6)
Рис. 20 (a) показує, що еквівалентна схема основних QOS лежить в основі компаратора. Як показано на рис. 20b, струм через оцифровування J0 переходу в цьому ланцюзі є періодичною функцією аналогового вхідного струму Ia. Критичний струм J0 повинен бути набагато меншим, ніж вибірка Js переходу, якщо вплив Js на поведінку QOS повинний бути невеликим. L з цього циклу має бути менше 1, оскільки періодична крива повинна мати одне значення для всіх значень Ia. Для роботи високочастотних, значення
повинно бути не менше 0.5. Для 4-бітних перетворювачів, періодична крива повинна мати хоча б чотири повних періоди. При дискретизації імпульсу Ip застосовується з належним чином закріплена амплітуда ІС. Кожне перемикання результується вибірковим переходом в напругу на виході вузла схеми, і цей стан вважається логічною "1". Дискретизація імпульсу Ip, не призводять до вихідної напруги, стан вважається логічним "0". 
Рис. 20 (а) Еквівалентна схема базового QOS періодичного компаратора і (б) періодичні залежності QOS поточного IJ0 на аналоговому струм Ia.
Про використання HTS матеріалів першим повідомив Wiegerink та ін. За їх схемою, два джозефсонівських переходи у QOS поділені на два паралельні ребра рампи, яка дозволяє реалізувати дуже низьку петлю індуктивності. Експлуатація цього компаратора продемонстрована на повільних швидкостях відбору проб, хоча згасання критичного струму переходу через магнітні поля, пов'язані з вхідним струмом Ia явно спостерігається. Поріг QOS поліпшені шляхом зміни його структури і до восьми повних періодів спостерігалися без згасання. При температурі близько 40K, кілька 4-бітних перетворювачів чіпів за допомогою вдосконаленої QOS повністю функціонували при роботі на низькій частоті (1 кГц).
Умедзава та ін. Також виготовили 1-бітовий QOS зі надпровідним циклом використання SEGB перехрестя і базові АЦ-перетворення показали, що при 77 K, він працював на частотах від 10 кГц до 1 МГц (64).
Збалансований компаратор описаний в розділі 9.4.2 також може бути використаний як компаратор флеш-типу. Кідіярова-Шевченко та ін. Сконструйовані таким чином перетворювачі використані тришаровою HTS, а також змоделювали принцип його роботи.
2.4.4 Підрахунок типу АЦП
Рис.21 показує, блок-схему підрахунку типу перетворювача. Керовані напругою осцилятори (VCO) постійно стежать за аналоговим входом, створюючи імпульси зі швидкістю, пропорційною напрузі. Змінний ефект Джозефсона в єдиний вузол дає майже ідеальний перетворювач "напруга - частота", тому що співвідношення Джозефсона дає
. Повний 12-бітний NbN AD перетворювач з допомогою цієї, будови використовує тільки 52 джозефсонівських переходів.SFQ лічильника показано на рис.21 і складається з серії SFQ T-FFs. Маккамбрідж та ін, зробили перший крок на шлях до створення розрахунку АЦП, виготовлення і випробування одного T-FF з DC / SFQ конвертер, JTL та зчитування воріт. Маккамбрідж та ін. використовували три шари YBCO структури, в якій 10 рамп краю переходів із легованого YBCO бар’єру на похилій площині землі YBCO були використані. Їх схема працювала на 65 K. При низьких швидкостях. Схема НД складалася з 14 рамп краю переходів шаруватої структури, такою ж, як і переходи в ланцюзі Маккамбрідж. Зчитування напруги ланцюга ЗС показує, що при 65 K IcRn, було вище, ніж 0,1
. 
2.4.5 Сігма-дельта АЦП
Сігма-дельта
архітектури є кращими архітектурами для АЦП з високим динамічним діапазоном. Цей підхід передискретизації здійснюється напівпровідниковими приладами, що використовуються в додатках, де аудіо сигнали на кілогерц частоти дискретизації МГц частот 
модулятора і результуючий потік бітів цифрової фільтрації, щоб забезпечити врегулювання 18 - 20Біт. Напівпровідниковий 
AD перетворювач обмежується МГц проб і цифровою фільтрацією. Надпровідник AD, однак, може виконувати гігагерц відбору проб і застосовувати переваги цифрової фільтрації, МГц смуги пропускання сигналів. Крім того, потік квантування в надпровідниковому контур забезпечує точний квантово-механічний механізм зворотного зв'язку. Точність відгуку дуже важливі для виконання AD перетворювачів.Рис.22 показує, блок-схему першого порядку
AD модулятора. Цифровий сигнал знімається з вхідного сигналу в ланцюзі зворотного зв'язку. Цей вид зворотного зв'язку приводить до усередненого виході компаратора в точності вхідного сигналу. Відхилення квантованих виходів компаратора від аналогового вхідного сигналу може бути небезпечним, як шум і називається шумом квантування. Шум квантування зміщений в область високих частот. Очевидно, що відношення сигнал шум може бути покращене шляхом фільтрації частот вищої смуги сигналу.Інтегратор, компаратор і зворотний зв'язок першого порядку
модулятор легко реалізується за допомогою джозефсонівських контактів, як показано на Рис.22. Форрестер та ін. Сфабрикували простий HTS модулятор. Вони вимірювали свої виступи на 35K шляхом введення 5,01 МГц сигналу і передачі вихідного потоку бітів аналізатором спектру, яким виміряно відносну амплітуду небажаних гармонік, і визначальних шпорів вільного динамічного діапазону (SFDR). З частотою дискретизації 27 ГГц, SFDP виміряно понад 75 дБ. Ця величина порівнянна з модулятором LTS. 
Рис.22 Блок-схема першого порядку
модулятора з цифровим фільтром.Про інший HTS
модулятор повідомив Рук та ін. Схема виготовлена на підкладці бікристала STO. YBCO / STO / YBCO тришарових виготовлена методом лазерного напилення.Самий нижній шар служить надпровідною поверхнею грунту і джозефсонівські переходи сформовані у верхньому шарі. Pd / Au, ця тонка плівка використана для інтегратора опору.
Ланцюг складається з DC / SFQ конвертер, JTL, компаратор, L / R інтегратора і вихідних каскадів, що складалися з 10 вузлів. Коректної роботи модулятора було підтверджено на постійному струмі 34 К. лінійності модулятора, і досліджено шляхом вимірювання гармонійних спотворень 19,5 кГц синусоїдального сигналу, а мінімальну роздільну здатність 5 біт може бути оцінена записаного спектру.
Така точність обмежена шумом підсилювача. Коректна робота струмової петлі зворотного зв'язку продемонстрована шляхом розрізання зворотної індуктивності.
2.4.6 Колектор
Всі описані вище схеми елементів, що складалися з великих схем RSFQ або AD перетворювачів, за винятком осцилятора кільця і дільників напруги, які були реалізовані для дослідження операцій з частотами схеми SFQ. Ці самі схеми, не можуть бути поставлені на застосування. Колекторна схема складається з п'яти рамп краю переходів з накопичуючою горизонтальною площиною і спирається на операції SFQ. Зміна інтерфейсу переходів та верхнього шару грунту площини (HUG структури) застосовані в процесі виготовлення. На рис.23 показана схема дизайну колекторного ланцюга. SFQ імпульс струму Ip породжується JJ1 і JJ2 в момент зростання струму Іtr, і цей імпульс відправляється JJ3, де він з'єднується з сигналу струму (T) і зворотнім зв'язком поточного Iƒ, який в даний момент визначається генератором Ip. Коли сума перевищує три ступені порогового значення, SFQ зберігається в надпровідниковому контурі, який містить JJ3 і L3. Потім, збережена SFQ викликає вихідну напругу при зчитування SQUID, який складається з JJ4 і JJ5. У кінці кожного циклу вибірки, що зберігається SFQ в контурі скидання використовуються негативні скидання струмів Ir.
Рис.23 Схема підключення колектора HTS.
Значення
(IS), яке визначається як мінімальний 
, необхідне для зберігання SFQ в цьому циклі для Is, яке може бути визначене, повторивши зазначені вище операції зі значеннями різних 
. Порівняння 
(IS) з 
, яка є 
для IS =0, ми можемо отримати Is (t) значення. Сигналу вимірюється за допомогою виявлення Is (t), значення для різних генераторів Ip.