Со второго выхода триггера сигнал с частотой биений поступает на первый вход счетчика 1, на второй вход которого с разъема приходит сигнал с частотой 1600 кГц .
С приходом отрицательного перепада второго импульса частоты с выхода кварцевого генератора на первом выходе счетчика 1 появляется уровень «Лог 1» , а с приходом четвертого – на втором выходе.
Уровень «Лог 1» со второго выхода счетчика 1, поступая на третий вход триггера и первый вход счетчика 2, приводит к обнулению триггера и счетчика 2. Уровень «Лог 1» со второго выхода триггера поступает на первый вход счетчика 1 и производит установку в нуль выходов счетчика 1. Таким образом на первом выходе счетчика 1 формируются импульсы длительностью, равной удвоенному периоду кварцевой частоты (рисунок 2.1.1 е) в начале каждого периода частоты биений.
С выхода 1 триггера, после его обнуления и обнуления счетчика 2 , сигнал в виде «Лог 0» поступает на третий вход счетчика 2, на второй вход которого через схему 2И-НЕ поступает частота с выхода кварцевого генератора. Счетчик 2 считает количество импульсов частоты кварцевого генератора (1600 кГц) на временном интервале (t2 – t3) (рис.2.1.1 д), т.е. производит дискретную оценку интервала по формуле (2.1.1):
Тб – (3,5 ± 0,5)Ткв (2.1)
где Тб - период частоты биений;
Ткв - период частоты кварцевого генератора.
Импульсы кварцевого генератора проходят на вход схемы 2И-НЕ до тех пор, пока не появится уровень «Лог 1» на выходе схемы сравнения кодов 3 и, следовательно, уровень «Лог 0» на выходе инвертора 2.
Таким образом, при длительности периода больше Тбmax прекращается дальнейшее заполнение счетчика 2. С выходов счетчика 2 (разряды 3…6) параллельный код, соответствующий длительности интервала (t2 – t3) поступает на входы А схем сравнения кодов 1, 2, 3.
Схема сравнения кодов 1 (ССК 1) сравнивает опорный код 1, заданный на выводы В, с кодом периода частоты биений, поступающим на выводы А .
Если период сигнала биений превышает период соответствующий переходной частоте дискриминатора Тб0 , то на выходе ССК 1 появляется уровень «Лог 1» . Этот уровень «Лог 1», при наличии уровня «Лог 1» на выходе реверсивного счетчика, инвертируется инвертором 1 (2И-НЕ).
С выхода инвертора 1 через коммутатор 2 сигнал в виде уровня «Лог 0» выдается на выход «± S» блока. Этот сигнал определяет знак изменения крутизны модулирующего напряжения. Уровень «Лог 1» на выходе «± S» соответствует управлению в направлении уменьшения крутизны модулирующего напряжения, а уровень «Лог 0» - увеличения.
Схемы сравнения кодов 2 и 3 (ССК 2 и ССК 3) работают аналогично. На входе В ССК 2 задан опорный код 2, а на входе В ССК 3 – опорный код 3. На выходе ССК 2 появляется уровень «Лог 1», когда период сигнала биений превышает Тбmin, а на выходе ССК 3 появляется уровень «Лог 1», когда период сигнала биений превышает Тбmax. ССК 2, ССК 3, инвертор 2 и мажоритарный элемент 1 обеспечивают селекцию импульсов по длительности и формируют полосу пропускания сигнала биений. В режиме измерения высоты на входе 2 мажоритарного элемента 1 присутствует уровень «Лог 0». При этом на выходе мажоритарного элемента 1 формируется уровень «Лог 1», если частота сигнала биений находится в полосе Fбmin < Fб < Fбmax, и уровень «Лог 0», если частота сигнала биений находится за указанной полосой.
Сигнал с выхода мажоритарного элемента 1 поступает на вход «± 1» реверсивного счетчика. На вход С реверсивного счетчика через мажоритарный элемент 2 поступает последовательность импульсов Fт с выхода 1 счетчика 1. Когда на вход «± 1» реверсивного счетчика поступает уровень «Лог 1», реверсивный счетчик производит сложение («Лог 0» – вычитание) последовательности импульсов с выхода 1 счетчика 1.
Когда реверсивный счетчик накопит восемь импульсов, на его выходе 1 (выход четвертого разряда) формируется сигнал в виде уровня «Лог 1» («Быстрый захват») рисунок 2.1.2 б.
Последующее накопление импульсов до 15 приводит к появлению на выходе CR реверсивного счетчика сигнала переполнения в виде уровня «Лог 0», который поступая на второй вход мажоритарного элемента 2, запрещает прохождение импульсов Fт с выхода счетчика 1 через мажоритарный элемент 2 на вход С реверсивного счетчика. Если частота сигнала биений находится за пределами полосы Fбmin < Fб < Fбmaxс выхода мажоритарного элемента 1 на вход «± 1» реверсивного счетчика поступает уровень «Лог 0», и счетчик производит вычитание последовательности импульсов Fт , подаваемой на вход С реверсивного счетчика. После того, как содержимое счетчика станет меньше семи, на выходе 1 реверсивного счетчика появляется уровень «Лог 0» (снимается сигнал «Быстрый захват»).
Сигнал «Быстрый захват» с выхода 1 реверсивного счетчика поступает на вход «± 1» схемы выдачи сигнала «Разрешение», которая представляет собой 8-разрядный реверсивный счетчик.
8-разрядный реверсивный счетчик начинает сложение последовательности импульсов, поступающих на вход С с выхода мажоритарного элемента 3. Мажоритарный элемент 3 пропускает импульсы тактовой частоты, если на его второй вход поступает уровень «Лог 1» с выхода CR схемы выдачи сигнала «Разрешение».
Когда содержимое 8-разрядного реверсивного счетчика станет больше 127 импульсов, на выходе схемы выдачи сигнала «Разрешение» ( восьмой разряд счетчика ) появляется уровень «Лог 1» (сигнал «Разрешение»). Задержка выдачи сигнала «Разрешение» относительно сигнала «Быстрый захват» равна 128 периодам частоты 2000 Гц (64 мс), см. рис. 2.1.2 в.
При наличии сигнала «Быстрый захват» 8-разрядный реверсивный счетчик заполняется до 255 импульсов, после чего прекращается подача импульсов на его вход С, т.к. на выходе CR схемы выдачи сигнала «Разрешение» появляется сигнал переполнения в виде уровня «Лог 0», который, поступая на второй вход мажоритарного элемента 3, закрывает его для прохождения импульсов со входа.
Как только сигнал «Быстрый захват» исчезает, на входе «± 1» схемы выдачи сигнала «Разрешение» появляется уровень «Лог 0». При этом счетчик начинает вычитание последовательности импульсов, поступающих на вход С. После того, как содержимое счетчика уменьшится до 127 импульсов, на выходе схемы выдачи сигнала «Разрешение» устанавливается уровень «Лог 0», т.е. сигнал «Разрешение» снимается.
Сигналы «Разрешение» и «Быстрый захват» поступают на входы 1 и 2 коммутатора 1. В зависимости от уровней этих сигналов на выход 1 коммутатора 1 пропускается частота поиска 12,5 кГц или тактовая частота Fт , а на выход 2 – импульсы «Тизм» или частота с делителя частоты 2. При уровнях сигналов «Разрешение» и «Быстрый захват» в виде «Лог 0» на выход 1 коммутатора 1 пропускается частота поиска 12,5 кГц, что соответствует режиму поиска сигнала. Если сигнал «Быстрый захват» имеет уровень «Лог 1», а «Разрешение» - «Лог 0» или «Лог 1», на выход 1 коммутатора 1 пропускается частота Fт , что соответствует режиму слежения. При уровне сигнала «Быстрый захват» в виде «Лог 0», а сигнала «Разрешение» - «Лог 1», на выходе 1 коммутатора 1 импульсы не выдаются, что соответствует режиму памяти по кольцу слежения.
При появлении сигнала «Разрешение» (уровень «Лог 1»), импульсы «Тизм» с выхода 2 коммутатора 1 поступают на первый вход схемы выдачи сигнала «Исправность». После прихода на первый вход счетчика схемы выдачи сигнала «Исправность» 64-го импульса «Тизм», на выходе устанавливается уровень «Лог 1», который назван сигналом «Исправность». Если сигнал «Разрешение» исчезает, то счетчик схемы выдачи сигнала «Исправность» по входу 3 обнуляется, а с выхода 2 коммутатора 1 на его вход 1 пропускаются импульсы с делителя частоты 2. После прихода 64-го импульса этой частоты на выходе схемы выдачи сигнала «Исправность» устанавливается уровень «Лог 0». Таким образом, сигнал «Исправность» снимается через 64 периода частоты относительно момента снятия сигнала «Разрешение». Период частоты на входе схемы выбирается из условия создания задержки на снятие сигнала «Исправность» относительно снятия сигнала «Разрешение», равной 1 -2 с, см. рис. 2.1.2 г.
Интегратор ошибки представляет собой восьми разрядный счетчик, производящий подсчет поступающих на его вход С импульсов тактовой частоты. На выходе счетчика получается цифровой код соответствующий крутизне наклона пилы управляющего напряжения. На вход «±1» счетчиков поступает сигнал отклонения крутизны модулирующего напряжения «± S».
Сигнал с интегратора ошибки поступает на преобразователь код-напряжение (ПКН). Управляющее напряжение на выходе ПКН определяется по формуле (2.1.2):
Uупр = - Uо • Кпкн, (2.1.2)
где Uупр – управляющее напряжение, В;
Uo – опорное напряжение, В;
Кпкн – коэффициент передачи ПКН.
Управляющее напряжение соответствующее нулевому коду и минимальной высоте определяется по формуле (2.1.3).
Uупр = - 60 / Нмин , В (2.1.3)
где Нмин – высота, соответствующая минимальному коду (Нмин = 10 м ).
Управляющее напряжение определяет крутизну (наклон) пилообразного напряжения на выходе аналогового интегратора.
2.2 Работа блока ПЗК
Работа блока при включении питания или отсутствии отраженного сигнала происходит следующим образом. Допустим, что при включении или отсутствии отраженного сигнала реверсивный счетчик и счетчики схемы выдачи сигнала «Разрешение» обнулены. Уровень «Лог 0» с выхода реверсивного счетчика поступает на вход 1 коммутатора 1.
Уровень «Лог 0», поступающий на вход 1 коммутатора 1, запрещает прохождение на выход 1 коммутатора 1 импульсов, поступающих на вход 3 с выхода счетчика 1, при этом на выходе 1 коммутатора 1 будут действовать импульсы с частотой 12,5 кГц, поступающие на вход 5 коммутатора 1 с входа блока. С выхода 1 коммутатора 1 импульсы частотой 12,5 кГц поступают на коммутатор 2 и на выходной контакт блока. Эта частота используется в качестве тактовой в режиме поиска сигнала, причем, поиск производится от меньших высот к большим.