ДИПЛОМНАЯ РАБОТА НА ТЕМУ:
ВЫБОР И ОБСНОВАНИЕ СТРУКТУРНОЙ И ПРИНЦИПИАЛЬНОЙ ЭЛЕКТРИЧЕСКИХ СХЕМ
СОДЕРЖАНИЕ
1.1 Выбор структурной схемы
1.2 Выбор принципиальной электрической схемы
1.2.1 Выбор элементной базы
1.2.2 Ограничитель
1.2.3 Измеритель частоты биений
1.2.4 Частотный дискриминатор
1.2.5 Полосовой фильтр
1.2.6 Обнаружитель
1.2.7 Схема выдачи сигнала «Разрешение»
1.2.8 Схема выдачи сигнала «Исправность»
1.2.9 Коммутаторы
1.2.10 Интегратор ошибки
2.1 Описание блока ПЗК
2.2 Работа блока ПЗК
3.1 Расчет двоичных кодов для цифровых компараторов
3.2 Расчет надежности блока
6.1 Краткая характеристика работы
6.2 Безопасность проекта
6.2.1 Микроклимат на рабочем месте
6.2.2 Экспертиза электробезопасности
6.2.3 Экспертиза пожаробезопасности
6.2.4 Экспертиза освещенности
6.3 Эргономичность проекта
6.4 Экологичность проекта
6.4.1 Электромагнитные излучения
6.4.2 Экспертиза вентиляции
6.5 Чрезвычайные ситуации
Список литературы
1 Выбор и обоснование структурной и принципиальной электрических схем
1.1 Выбор структурной схемы
Одним из исходных данных к дипломному проекту является цифровая обработка сигнала. Принятый сигнал частоты биений необходимо оцифровать, обнаружить (т.е. опознать), выяснить величину и направление отклонения принятого сигнала от предсказанного и на основании всех этих данных сформировать управляющее напряжение, которое затем выдать на модулятор, для последующей выдачи его на индикатор высоты.
Назначение блоков прилагаемой структурной схемы приведено ниже.
Ограничитель предназначен для оцифровки приходящего аналогового сигнала частоты биений. Он преобразует синусоидальный сигнал в прямоугольные импульсы, подходящие для последующей цифровой обработки.
Измеритель частоты биений необходим для реализации дальнейшей цифровой обработки. Он преобразует сигнал частоты биений в цифровой код соответствующий длительности периода сигнала биений.
Полосовой фильтр пропускает сигнал находящийся в заданной полосе частот и позволяет определить не находится ли принятый сигнал за допустимыми пределами измерений.
Обнаружитель усредняет показания сигнала с выхода полосового фильтра и выдает сигнал «Захват», говорящий о том, что принятый сигнал действительно является сигналом данного высотомера отраженным от земной поверхности и несущим информацию о высоте полета объекта.
Схема выдачи сигнала «Разрешение» предназначена для выдачи сигнала принимающего участие в управлении прохождением сигналов с тактового генератора через коммутатор на интегратор ошибки.
Схема выдачи сигнала «Исправность» предназначена для формирования и выдачи сигнала «Исправность» на выходные клеммы блока с целью его дальнейшего использования в других блоках радиовысотомера. Выдаваемый сигнал позволяет судить о состоянии блока и говорит о правдоподобности показаний радиовысотомера.
Частотный дискриминатор оценивает знак отклонения принятого сигнала частоты биений от предыдущего. Выходной сигнал этого блока показывает: увеличилось или уменьшилось частотное рассогласование между излученным и принятым сигналами и указывает направление, в котором следует изменить крутизну модулятора для обеспечения устойчивого слежения.
Коммутатор необходим для управления режимами работы блока ПЗК и управления прохождением сигналов с тактового генератора на интегратор ошибки и выдачей сигналов на выходные клеммы блока.
Интегратор ошибки предназначен для преобразования входных сигналов с тактового генератора и частотного дискриминатора в управляющее напряжение, выдаваемое через выходные клеммы блока на модулятор для обеспечения устойчивого слежения.
1.2 Выбор принципиальной электрической схемы
1.2.1 Выбор элементной базы
Для реализации принципиальной схемы выбрана серия 564.
ИМС серии 564 – цифровые, маломощные КМОП ИС, содержат в своем составе 60 типов, различных по своему функциональному назначению: арифметические устройства, счетчики – делители, дешифраторы, триггеры, логические схемы, мультиплексоры, сдвигающие регистры и проч.
Характеристики ИС 564 /1/ :
- низкая потребляемая мощность (типовая мощность потребления на частоте 1 МГц 25 мкВт/ЛЭ);
- широкие рабочие диапазоны напряжений питания (3..15 В) и температур;
- высокая помехоустойчивость 30..45 % Ucc ;
- защита по входам;
- температурная стабильность и высокая нагрузочная способность.
Все вышеперечисленные свойства указывают на достаточную приемлемость микросхем данной серии для решения поставленной задачи.
1.2.2 Ограничитель
Принципиальная схема ограничителя приведена в приложении 1 на рисунке П1.1 .
Ограничитель построен на аналоговой ИМС 597СА3, которая удовлетворяет предъявляемым требованиям. Параметры и характеристики данной микросхемы приведены в /2/.
В схеме происходит сравнение входного сигнала с потенциалом корпуса, «нулём». В результате на выходе получается сигнал частоты биений в виде прямоугольных видеоимпульсов.
1.2.3 Измеритель частоты биений
Принципиальная схема измерителя частоты биений приведена в приложении 1 на рисунке П1.2 .
На этой схеме триггер исполняет роль коммутатора, он обеспечивает прохождение сигнала в течение времени, пока Тизм имеет значение «Лог 1».
Счетчик 1 обеспечивает формирование импульса длительностью вдвое большей периода кварцевой частоты в начале каждого периода сигнала частоты биений, а также формирование импульсов необходимых для обеспечения работы других блоков схемы.
Счетчик 2 обеспечивает измерение длительности периода частоты биений путем заполнения положительного полу периода импульсами кварцевой частоты и подсчета количества этих импульсов.
1.2.4 Частотный дискриминатор
Принципиальная схема частотного дискриминатора приведена в приложении 2.
На входы первого кода подается код с измерителя частоты биений, на входы второго кода подается опорный код эквивалентный переходной частоте Fбо. С выхода снимается сигнал, несущий информацию о знаке разности и соответственно о направлении изменения крутизны модулирующего напряжения.
1.2.5 Полосовой фильтр
Принципиальная схема полосового фильтра приведена в приложении 2.
Полосовой фильтр состоит из двух цифровых компараторов, каждый из которых производит сравнение кода частоты биений с опорным кодом верхней и нижней границы полосы соответственно. Сигналы с цифровых компараторов поступают на схему суммирования по модулю 2, сигнал с выхода которой несет информацию о нахождении сигнала относительно полосы пропускания фильтра.
1.2.6 Обнаружитель
Принципиальная схема обнаружителя приведена в приложении 3 на рисунке П3.1 .
Обнаружитель построен на базе реверсивного счетчика, направление счета которого регулируется в зависимости от попадания принятого сигнала в допустимую полосу. После накопления восьми импульсов на выходе появляется сигнал «Захват», а при накоплении импульсов до пятнадцати появляется сигнал переполнения, который, поступая на сумматор по модулю 2, запрещает дальнейшее прохождение тактирующих импульсов на вход обнаружителя.
1.2.7 Схема выдачи сигнала «Разрешение»
Принципиальная схема устройства выдачи сигнала «Разрешение» приведена в приложении 3 на рисунке П3.1 .
Схема выдачи сигнала «Разрешение» представляет собой 8-ми разрядный двоичный счетчик, производящий подсчет импульсов, поступающих с тактового генератора со знаком в зависимости от выходного сигнала обнаружителя. По достижении 128 импульсов на выходе 8-го разряда счетчика появляется сигнал «Разрешение», а по достижении 256 импульсов, сигнал с выхода перегрузки запрещает дальнейшее прохождение тактов на вход счетчика, с помощью сумматора по модулю 2.
1.2.8 Схема формирования сигнала «Исправность»
Принципиальная схема устройства формирования сигнала исправность приведена в приложении 4 на рисунке П4.1 .
Схема формирования сигнала «Исправность» представляет собой восьми разрядный двоичный счетчик, производящий подсчет импульсов Тизм. Триггер обеспечивает корректную работу схемы при установлении и снятии сигнала «Исправность». Сумматор по модулю 2 обеспечивает сброс счетчика при исчезновении сигнала «Разрешение».
1.2.9 Коммутаторы
Для обеспечения управления режимами работы в блоке предусмотрены коммутаторы. Коммутатор управления режимом выполнен на микросхеме 564КП1, а коммутатор выдачи сигналов на интегратор ошибки и выход блока на микросхеме 564ЛС2.
1.2.10 Интегратор ошибки
Принципиальная схема интегратора ошибки приведена в приложении 4 на рисунке П4.2 .
Интегратор ошибки состоит из счетчиков и ЦАП. Счетчики формируют цифровой код, который ЦАП преобразует в соответствующее управляющее напряжение. Цифровой код на выходе счетчиков зависит от подаваемой на них частоты Fт и значения сигнала крутизны ± S.
2 Описание и работа устройства
2.1 Описание блока ПЗК
Сигнал биений Fб поступает через ограничитель на первый вход триггера, на второй вход которого поступает измерительный интервал («Тизм»). Временная диаграмма сигналов приведена на рисунке 2.1.1 а,б.
При наличии импульса измерительного интервала в виде уровня «Лог 1» положительный перепад сигнала биений с выхода ограничителя устанавливает уровень «Лог 0» на втором (инверсном) выходе триггера и уровень «Лог 1» на первом выходе триггера.