Канал послідовної передачі даних (стр. 4 из 5)
Тригери
Окрім тригера DD12, використаного як Т-тригер для розширення лічильника, схема містить ще два тригери, які працюють як RS-тригери: управляючий тригер (DD6) і тригер індикації (DD42) приймача. Входи J1-J3, K1-K3об'єднані і на них подано "0", а на вхід С – "1". Згідно із таблицею істинності і функціонування (Табл. 3.7), з приходом "1" на вхід R' і "0" на вхід S'тригер встановлюється в "1", інакше – в "0".
Індикатори
Згідно із технічним завданням передача даних по каналу має супроводжуватись індикацією процесу передачі даних. Ми використали світлодіоди з обох боків каналу передачі даних, що випромінюють світло доки відбувається передача, а коли пристрій в режимі чекання вхідних даних – індикатори неактивні. Це реалізовано підключенням входу світлодіода VD1 послідовно з резистором R2 до виходу Qуправляючого тригера DD6 в передатчику, і підключенням світлодіода VD2, послідовно з резистором R3, до тригеру індикації DD42 (він встановлюється в "1" із передачею 0-го біту, і встановлюється в "0" із передачею 23-го біту). Використано світлодіоди АЛ307В, що випромінюють зелене світло[7]. Оскільки пристрій побудовано на ТТЛ-мікросхемах, то на вході світлодіода встановлена напруга 4,5 В.
Технічні характеристики АЛ307В: Uпр (постійна пряма напруга) не більше 2,8 В, Iпр (прямий струм) – 20 мА (Iпрmax= 22 мА)[7]. Згідно із технічними характеристиками діодів вибрано резистори R2іR3 [8]:
[Ом].Таким чином, вибираються резистори R2іR3типу МЛТ – 0,125–100 Ом +-10% (округлення виконуються в сторону збільшення для отримання запасу надійності).
Логічні елементи
В схемі використано елементи "2 ТАК" (DD4.1, DD4.2) разом з тригером, що запирає. Вони входять у мікросхему К155ЛИ1, що містить чотири окремих елементів "2ТАК"[5, 6].
Елементи "НІ", використані в схемі встановлення в "0" лічильника (DD10.1, DD10.2) і в дешифраторі (DD10.3-DD10.5, DD23-DD26), були взяті з мікросхем К155ЛИ1, які містять по шість елементів "НІ".
Живлення схеми
На вхід 63 розняття ХР1 подається живлення +5 В, що необхідне для мікросхем ТТЛ, на 64-му вході розняття ХР1 – GND. Між лінією +5 В і GNDпаралельно включені конденсатори. Конденсатор С2 вибрано типу КМ-6-9-68мкФ+-10% ОЖО 464.023ТУ. Кількість інших конденсаторів визначається кількістю і типом мікросхем, що складають схему. Загальна кількість мікросхем – 42, серед них 7 мікросхем, що реалізують логічні елементи. Таким чином маємо 36 конденсаторів (С3-С39) типу КТ-6-9-0,068мкФ+-10% ОЖО 464.023ТУ (по одному конденсатору на 10 мікросхем-логічних елементів і на кожну іншу мікросхему – по одному конденсатору).
Послідовність функціонування каналу передачі даних
Узагальнюючи все сказане в даній главі пояснимо послідовність функціонування розробленого пристрою і принципи, на яких ґрунтується його робота.
Канал послідовної передачі даних має розняття (ХР1) для шини вхідних даних, на входи якого (2-25) поступають вхідні дані для передачі, а сигнал управління "Start" поступає на вхід 1.
В режимі чекання тригер, що запирає (DD6), встановлений в "0" і запирає, через елемент "2 ТАК" (DD4.2), шлях для синхроімпульсів. На вході VD1 нульова напруга і світлодіод не випромінює. Тригер (DD42) теж встановлений в "0" і відповідний світлодіод VD2 теж не випромінює.
Із приходом сигналу початку передачі "Start" на вхід 1 (сигнал "1") одновібратор (DD5) запускається і починає формувати синхроімпульси. В цей же час сигнал "Start", через відкритий елемент "2 ТАК" (DD4.1), поступає на входи C, S0 і S1 регістрів (DD1-DD3) і завантажуються дані для передачі з входів 2-25 розняття ХР1. Тригер, що запирає (DD6), встановлюється в 1, на виході Q'встановлюється "0" і він через елемент "2 ТАК" (DD4.1) запирає вхід схеми для управляючих сигналів (на час передачі завантажених даних). На виході Qтригера DD6 встановлюється "1", що вмикає світлодіод VD1 і через елемент "2 ТАК" (DD4.2) відкриває шлях для синхроімпульсів на вхід лічильника (DD12, DD13).
Лічильник під керівництвом синхроімпульсів формує п’яти-розрядні управляючі сигнали А1-А5 (DD7-DD9, DD11), які поступають на мультиплексор і змушують його вибрати один біт із виходів регістрів і передати в канал послідовної передачі даних.
Управляючі сигнали А1-А5 поступають на приймач і змушують демультиплексор взяти інформаційний біт з каналу передачі і скомутувати на один із виходів. Одночасно із цим на виходах дешифратора (DD14, DD20-DD22, DD10.3DD10.5, DD23-DD26) на відповідному місці, номер якого задається сигналами А1-А5, формується управляючий сигнал, що змушує відповідний тригер (DD27-DD38) зберегти потрібний інформаційний сигнал з виходу демультиплексора. Якщо передається тільки перший біт, тригер індикації (DD42) також встановлюється в "1", в результаті чого засвітлюється світлодіод VD2. Процес послідовного зняття даних мультиплексором і потім побітного їх передавання по каналу, із записом у відповідні тригери, виконується 24 рази.
Коли на виході лічильника сформується число 23, на елементі контролю модулю рахунку (DD16) сформується управляючий сигнал "1", що обнуляє лічильник (DD12, DD13) і тригер DD6.
На виході Qтригеру, що запирає (DD6), сформується сигнал "0", що, через елемент "2 ТАК" (DD4.2), закриє шлях для синхроімпульсів на вхід лічильника і світлодіод передавача VD1 припинить випромінювати світло. "1" на виході Q'тригера відкриє шлях, через елемент "2 ТАК" (DD4.1), для сигналу "Start" і схема переведеться в режим чекання. В цей час по каналу відбувається передача останнього 24-го біта даних і он запишеться у відповідний D-тригер. На 24-му виході дешифратора сформується управляючий сигнал (по ньому відбувається завантаження 24-го біта у D-тригер), який обнуляє регістр DD42, після чого індикатор VD2 припиняє випромінювати, по управляючому сигналу також відбувається завантаження із D-тригерів (DD27-DD38) паралельного коду у вихідні регістри (DD38-DD41). Вихідні дані будуть зберігатися в регістрах, доки не завантажаться нові дані. Утримувач може зняти результуючі передані дані із виходів 26-49 розняття ХР2.
IVМоделювання каналу послідовної передачі даних
Для перевірки роботоспроможності спроектованого пристрою і розкриття його особливостей було виконано моделювання каналу передачі даних за допомогою пакета програм "ElectronicsWorkbench" 5.12 (EWB5.12).
В EWBбуло зібрано спрощену схему каналу передачі (Рис. 4.1): можливість передати лише 8-бітний код; деякі логічні елементи замінені стандартними аналогами EWB; за відсутності в EWBмікросхеми одновібратора К155АГ1 використані синхроімпульси вбудованого в EWBгенератора; замість мікросхем серії К155 використані їх аналоги із 741-ї серії. Отримані слайди демонструють правильність роботи моделі.
Аналіз роботи пристрою проводився в покроковому режимі. На першому кроці на інформаційні входи пристрою було подано код "7", а на вхід Startкод запуску "1". В результаті ми спостерігали встановлення кодової комбінації 7 в регістрі збереження вхідних даних і запуск роботи пристрою, що було індуковано загоранням світлодіоду (Рис. 4.2).
Після цього було покрокове виконання роботи схеми, під час чого ми могли спостерігати як лічильник послідовно видає управляючі сигнали, за якими спрацьовують інші елементи схеми і збирають на D-тригерах готовий код. Так, на п’ятій ітерації на виходах лічильника встановився код "5" (Рис. 4.2), що означає передачу п’ятого біту.
Процес передачі виконується за 24 ітерації, після чого в вихідний регістр записуються готові дані. Це ми могли спостерігати за допомогою підключення цифрового аналізатору до виходів регістру, в якому зберігається результат передачі (Рис. 4.3).
Слід також відмітити, що на виході пристрою результати попередньої передачі будуть зберігатися увесь час доки не завантажаться дані наступної передачі.
Рисунок 4.2Моделювання передачі даних
Рисунок 4.3 Отримання результатів передачі
Таким чином, проведене моделювання показало роботоспроможність розробленого пристрою і підкреслило правильність прийнятих схемотехнічних рішень.
VРозрахунок основних параметрів і характеристик пристрою
5.1 Розрахунок часових характеристик
Для розрахунку часових характеристик розробленого пристрою і генератору синхроімпульсів (частоту), тобто швидкодії каналу передачі, необхідно знати часову затримку на елементах мікросхеми. Знайдемо середні значення цієї затримки і складемо таблицю (Табл. 5.1) [5, 6].
Таблиця 5.1 Затримки на мікросхемах