ПЛИС Xilinx семейства Virtex™ (стр. 7 из 9)
Таблица 10. Параметры сигналов подчиненного и ведущего режимов
| Параметр | Обозначение | Значение | ||
| min | max | |||
| Предустановка/удержание входного сигнала DIN, подчиненный режим | 1/2* |  | 5.0 нс/0 нс | |
| Предустановка/удержание входного сигнала DIN, ведущий режим | 1/2* |  | 5.0 нс/0 нс | |
| Задержка сигнала DOUT | 3* |  | 12 нс | |
| Длительность высокого уровня | 4* |  | 5.0 нс | |
| Длительность низкого уровня | 5* |  | 5.0 нс | |
| Частота |  | 66 МГц | ||
| *См. рис. 13. | ||||
6.1.2. Ведущий последовательный резким
В ведущем последовательном режиме с выхода CCLKFPGA сигнал подается на соответствующий вход микросхемы ППЗУ, которая передает данные на DIN-вход той же микросхемы FPGA. Прием данных в FPGA осуществляется по каждому нарастающему фронту сигнала CCLK. После полного конфигурирования микросхемы, данные для следующих устройств, соединенных цепочкой, появляются на выходе DOUT после каждого нарастающего фронта сигнала CCLK. Данные конфигурирования, поступающие на все микросхемы FPGA, соединенные в цепочку, обязательно начинаются с блока, называемого преамбулой.
Интерфейс, поддерживающий этот режим, идентичен интерфейсу подчиненного режима, за исключением того, что для генерации синхросигнала конфигурирования используется внутренний осциллятор FPGA. Частота для этого синхросигнала может быть выбрана из широкого диапазона значений, но по умолчанию всегда используется низкая частота. Переключение на более высокую частоту происходит данными, которые распознаются микросхемой в самом конфигурационном потоке, после чего оставшаяся часть потока загружается уже с новой скоростью. Переключение снова на более низкую частоту запрещается. Частота синхронизации CCLK устанавливается выбором ConfigRate в программе генерации конфигурационного потока. Максимальная частота CCLK, которая может быть выбрана — 60 МГц. Выбирая конкретную частоту CCLK, необходимо убедиться, что используемые ПЗУ и все соединенные в цепочку микросхемы FPGA рассчитаны на конфигурирование в таком темпе.
После включения питания, частота CCLK равна 2.5 МГц. Эта частота используется до момента загрузки битов ConfigRate, после чего частота меняется на новое значение, определенное этими битами. Если в проекте не задается другая частота, то используемая по умолчанию частота равна 4 МГц.
На Рис. 12 показана полная система, содержащая кристалл в ведущем и кристалл в подчиненном режимах. В этой схеме крайнее левое устройство работает в ведущем последовательном режиме. Остальные устройства работают в подчиненном последовательном режиме. На вход
микросхемы ППЗУ подается сигнал с контактов 
микросхемы FPGA. Аналогично, на вход 
— с выхода DONE. При этом в зависимости от выбранной стартовой последовательности существует конфликт потенциалов на контакте DONE.Для последовательного конфигурирования микросхем FPGA необходимо использовать последовательность, изображенную в виде алгоритма на Рис. 14.
Временная диаграмма для ведущего последовательного режима показана на Рис. 15. Данный режим выбирается заданием кода <000> или <100> на входах М2, Ml, М0. Необходимую временную информацию для этого режима содержит Табл. 10.
Время нарастания напряжения питания
от уровня 1 В до минимально допустимого значения не должно превышать 50 мс, в противном случае необходимо удерживать сигнал 
в состоянии низкого логического уровня до момента достижения допустимого уровня .6.1.3. Режим SelectMAP
SelectMAP — самый быстрый режим конфигурирования. В этом режиме данные записываются в FPGA побайтно с использованием флага BUSY, управляющего потоком данных.
Внешний источник создаёт байтовый поток данных и сигналы CCLK, выбор кристалла (ChipSelect —
), запись ( 
). Если установлен высокий логический уровень сигнала BUSY, данные должны удерживаться до тех пор, пока BUSY не будет переведен в состояние низкого уровня.Используя этот режим можно считать данные. Если сигнал
не установлен (т.е. находится в состоянии высокого логического уровня), конфигурационные данные читаются обратно из FPGA, как часть операции обратного считывания.После окончания конфигурирования контакты порта SelectMAP могут использоваться как дополнительные пользовательские входы-выходы.
Можно использовать этот порт для быстрого 8-битового обратного считывания конфигурационных данных.
Сохранение такой возможности после конфигурирования реализуется на этапе создания битового потока. Для сохранения такой возможности необходимо использовать ограничения типа PROHIBIT, предохраняющие контакты порта SelectMAP от использования в качестве пользовательских.
Несколько FPGAVirtex могут конфигурироваться в режиме SelectMAP, и далее одновременно запускаться для штатного функционирования. Для конфигурирования нескольких устройств таким способом, необходимо соединить параллельно индивидуальные сигналы отдельных микросхем CCLK, Data,
и BUSY. Конкретные микросхемы конфигурируются по очереди за счет поочередной подачи активного сигнала на контакт выборки ( ) этой FPGA и записи соответствующих ей данных. В Табл. 11 представлены временные параметры сигналов режима SelectMAP.Запись
Процедура записи посылает пакеты конфигурационных данных в FPGA. Необходимо отметить, что конфигурационный пакет можно расщепить на несколько таких последовательностей. Пакет не должен быть закончен за время одной активизации сигнала
, изображенной на Рис. 16. Последовательность операций:
1. Установить сигналы
и в состояние низкого логического уровня. Отметим, что если сигнал активизируется во время уже функционирующего сигнала CCLK, сигнал должен оставаться неизменным. В противном случае, как описано далее, будет инициировано преждевременное прекращение процедуры.Таблица 11. Параметры сигналов режима SelectMAP.
| Параметр | Обозначение | Значение | ||
| min | max | |||
| Предустановка/удержание входных сигналов D0-D7 | 1/2* |  | 5.0 нс/0 нс | |
| Предустановка/удержание входного сигнала | 3/4* |  | 7.0 нс/0 нс | |
| Предустановка/удержание входного сигнала | 5/6* |  | 7.0 нс/0 нс | |
Задержка распространения сигнала  | 7* |  | 12.0 нс | |
| Частота | | 66 МГц | ||
| Частота без подтверждения получения данных |  | 50 МГц | ||
| *См. рис. 16. | ||||
2. Данные подать на вход D[7:0]. Отметим, что для избежания конфликта между данными от различных источников, информация не должна выдаваться во время, когда сигнал
имеет значение ‘0’, a — значение ‘1’. Также нельзя активизировать больше одного CS, в то время когда сигнал WRITE имеет значение ‘1’.