Оперативні запамятовувальні пристрої (стр. 2 из 3)

Рис. 4. Структура ЗП типу 3D

Елементи пам'яті у структурі 3D створюють прямокутну матрицю, у якій положення кожного з них визначається двома координатами: Х- номер рядка та Y- номер стовпчика. Така побудова дозволяє набагато зменшити кількість виходів дешифратора адреси (наприклад, якщо для адресування лінійно розташованих 100 комірок пам'яті потрібен дешифратор на 100 виходів, то за умов використання матриці 10х10 - два дешифратори на 10 виходів кожний).

2. Оперативні запам’ятовувальні пристрої статичного типу.

Статична пам'ять (StaticRAM -- SRAM)отримала свою назву через те, що кожен занесений до неї біт інформації може знаходитись там необмежений час без будь-якого поновлення. Єдиною умовою збереження інформації у статичних ЗП є постійна наявність електроживлення мікросхем пам'яті, тому вони, як і усі інші типи оперативної пам'яті, відносяться до енергозалежнихпристроїв. При зникненні напруги живлення, уся інформація, що знаходилась у комірці такого типу пам'яті буде стерта.

Основою побудови статичних ЗП є простіші RS-тригери, реалізовані не у ТТЛ технології (яка є дуже енерговитратною) а у МОН. Наявність бістабільного елементу дозволяє приймати та видавати дані на відповідні шини комп'ютеру у будь-який момент часу майже без затримки, тобто швидкодія таких ЗП є достатньо високою. Додаткова перевага статичних ОЗП полягає в тому, що при читанні інформація не руйнується, тобто не потрібно втрачати час на її відновлення на відміну від динамічних ОЗП.

Найбільш суттєвим недоліком таких ЗП є їх відносна складність у виготовленні, особливо коли мова йде про ЗП з великою інформаційною ємністю. Неважко підрахувати, що для виготовлення найпростішого тригеру потрібні принаймні два транзистори, декілька резисторів навантаження і хоча б два конденсатори (запам’ятовуючий елемент сучасної статичної пам’яті має принаймні шість транзисторів). Тому статичні ЗП у якості основного ОЗП не використовують. Але висока швидкодія цих ЗП дозволила використовувати їх у якості буфернихпристроїв пам'яті.Головне завдання їх полягає у узгодженні між собою пристроїв ЕОМ, які мають суттєву різницю у швидкодії. До речі, пристрій пам'яті, які виконує таку функцію отримав назву кеш-пам'яті.

Схематичне зображення мікросхеми ОЗП інформаційною ємністю Nx8 ілюструє рис. 5. Такий ОЗП припускає читання/запис 8-розрядного коду. Для запису 0 або 1, що надходять на входи DIO₇- DIO₀, потрібно на адресні входи подати код адреси, а на входи CS і W/R відповідно сигнали дозволу і читання/запису (1/0). Подача пасивного рівня на вхід ОЕ переводить мікросхему у так званий високоімпедансний стан (третій стан), тобто відключає від інформаційного обміну по шині даних. Таким чином процесор може здійснити читання/запис інформації із статичного ОЗП за два такти, що і обумовлює високо швидкодію пам’яті цього типу ( цикл звертання -- одиниці нс).

Рис. 5. УГП восьмирозрядного ОЗП

Статичні ОЗП при невеликій інформаційній ємності будуються за структурою 2D, при великій -- 2DM )з використанням мультиплексора).

3. Оперативні запам’ятовувальні пристрої динамічного типу.

Елементарна комірка динамічної пам'яті (DynamicRAM – DRAM) складається з одного конденсатора і замикаючого транзистора. Це дає можливість досягти набагато більшої щільності розміщення елементів і, у результаті, значно знизити вартість ОЗП. З іншого боку, дана технологія має ряд недоліків, головним з який є те, що заряд, що накопичується на конденсаторі, згодом губиться. Незважаючи на те, що при конструюванні конденсаторів комірки динамічної пам'яті використовується гарний діелектрик з електричним опором декілька тераОм (10¹² Ом), заряд конденсатора губиться дуже швидко, тому що розміри одного конденсатора мікроскопічні, а ємність мізерна (порядку 10^-15 Ф). При такій ємності на такому конденсаторі накопичується усього близько 40000 електронів! Середній час витоку заряду при сучасному дизайні комірок динамічної пам'яті складає сотні навіть десятки мілісекунд. Виходить, заряд кожного осередку потрібно відновлювати протягом даного відрізка часу, інакше інформація, що зберігається в пам'яті, буде загублена.

Порядок функціонування МС динамічної пам’яті

На відміну від SRAM адреса осередку DRAM передається в два кроки -- спочатку адреса стовпця, а потім і рядка. Це дає можливість знизити кількість виводів шини адреси приблизно вдвічі, за рахунок чого зменшити розміри корпуса і розмістити більшу кількість мікросхем на материнській платі. З іншого боку, це, безумовно, впливає на швидкодію, тому що для передачі адреси потрібно вдвічі більше часу.

Рядок масиву пам'яті також називають сторінкою пам'яті (Page). Для вказівки, яка саме частина адреси передається у визначений момент часу, служать два допоміжних сигнали - RAS (Row Address Strobe - строб рядка) і CAS (Column Address Strobe - строб стовпчика.

При звертанні до комірки пам'яті на шину адреси виставляється адреса рядка (Row). Після того як сигнал на шині стабілізувався, подається сигнал на лінію RAS, і адреса записується у внутрішній регістр мікросхеми пам'яті. Слідом за цим на шину адреси виставляють адресу стовпця, і видається сигнал CAS. Це, у залежності від стану ще однієї додаткової лінії - WE (Write Enable - дозвіл запису), приводить або до читання даних з осередку, або до їх запису. Інтервал між установкою адреси і видачею сигналу RAS (чи CAS) обумовлюється технічними характеристиками мікросхеми, але звичайно адреса виставляється в такті системної шини, а керуючий сигнал - у наступному. Таким чином, для читання чи запису однієї комірки пам'яті необхідно п'ять тактів (адреса рядка - RAS - адреса стовпця - CAS - операція читання/запис), у той час як SRAM вимагає всього два чи три такти.

Крім того, що конденсатор комірки пам'яті згодом втрачає заряд, операція читання також призводить до його втрати, тому після кожного читання дані повинні бути відновлені. Це досягається за рахунок повторного запису тих же даних відразу після читання. Якщо бути точним, то необхідний осередок вибирається тількиадресою рядка. А стовпці - це провідники, по яких дані записуються в осередок чи зчитуються з нього. При читанні одного осередку видаються дані відразу всього обраного рядка, але використовуються тільки ті, які знаходяться в потрібному для нас стовпці, а всі інші ігноруються. Таким чином, операція читання навіть одного осередку руйнує дані всього рядка, і їх потрібно відновлювати. Регенерація даних після читання виконується автоматично інтерфейсною логікою мікросхеми.

Тому що на читання першого біта інформації часто потрібен більший час, ніж для читання наступних, то звичайно для позначення швидкодії пам'яті використовують наступне позначення: х-у-у-у-у-.., де х - кількість тактів шини, необхідна для читання першого біта; у - для всіх наступних. У ПК досить часто відбувається читання чотирьох суміжних комірок пам'яті (це зв'язано із середньою довжиною команди процесора Pentium), тому багато типів пам'яті спеціально оптимизовані для даного режиму роботи, і в порівняльних характеристиках швидкодії звичайно приводиться тільки кількість циклів, необхідних для читання перших чотирьох комірок. Іншими словами, запис 3-1-1-1 говорить про те, що для читання першої комірки пам'яті необхідно 3 такти, а для читання наступних трьох - по одному.

УГП мікросхеми динамічного ЗП приведено на рис. 6. Позначення виводів мікросхеми таке: A0-A9- 10-розрядна шина адреси; D IN- однобітовий вхід запису даних; OUT- однобітовий вихід зчитаних даних; RAS- вхід строба рядка; CAS- вхід строба колонки; WE– вхід керування запису/зчитування (1 - запис, 0 - читання).Адреса у МС вводиться за 2 прийоми. Спочатку лініями А0-А9 адресної шини вводяться 10 старших розрядів адреси і фіксуються стробом RAS, інші 10 молодших розрядів адреси через певну затримку передаються в мікросхему лініями А0-А9 і фіксуються стробом CAS.

Рис. 6. Умовне графічне позначення мікросхеми динамічного ЗП.

Для отримання потрібної ємності ОЗП декілька банків пам'яті з'єднуються певним способом. Якщо пам'ять складається з В банків, то адреса її комірки А перетворюється в пару чисел:b – номер банка;ω– адреса комірки всередині банка.

Використовується три схеми розподілу розрядів адреси: блочна, циклічна, блочна циклічна– комбінація двох попередніх схем. Використання найпростішої блочної структури організації ОЗП ілюструється рис. 7.

Рис. 7. Блочна структура організації ОЗП

ОЗП пройшли довгий путь еволюції, у ПЕОМ використовувалися модулі та мікросхеми пам’яті багатьох типів. В дійсний час найбільш розповсюджені пам'ять типів SDRAM (SynchronicDRAM – синхронний динамічний ОЗП),DDR (DoubleDataRate – подвійна швидкість передавання даних)SDRAM, DDR2 SDRAM. Найбільш сучасний та швидкодіючий тип ОЗП -- DDR2 SDRAM